公开(公告)号：CN118891723A

公开(公告)日：2024-11-01

申请号：CN202380027205.6

申请日：2023-03-09

申请人： 罗姆股份有限公司

发明人： 田中文悟

IPC分类号： H01L25/065 ,  H01F17/00 ,  H01F30/10 ,  H01F38/14 ,  H01L21/822 ,  H01L25/04 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04

摘要： 本发明提供一种绝缘芯片，其具有第一单元和设置在第一单元上的第二单元。第一单元具有：包含第一元件背面和第一元件正面的第一元件绝缘层；埋入于第一元件绝缘层中的第一绝缘元件；和从第一元件背面露出的第一连接电极。第二单元具有：包含第二元件背面和第二元件正面的第二元件绝缘层；与第一绝缘元件相对配置的第二绝缘元件；和从第二元件背面露出的第二连接电极。第一单元和第二单元以第一元件背面与第二元件背面彼此接触的方式配置。第一连接电极与第二连接电极电连接。

公开(公告)号：CN114023663B

公开(公告)日：2024-10-15

申请号：CN202111308243.8

申请日：2021-11-05

申请人： 江苏盘古半导体科技股份有限公司

发明人： 马书英 ,  肖智轶 ,  常笑男 ,  吴阿妹

IPC分类号： H01L21/60 ,  H01L21/56 ,  H01L23/31 ,  H01L23/498 ,  H01L25/04

摘要： 本发明公开了一种三维板级扇出型封装结构及其制作方法，制作方法包括如下步骤：在承载片的正面和背面分别粘接上铜箔，形成复合载板；在复合载板上制作导电结构；在芯片一的焊盘上制作导电凸点；在复合载板上贴装芯片一；在复合载板上形成包覆导电结构和芯片一的塑封层；在塑封层表面分别制作重布线层和绝缘介质层；将承载片去除，得到封装半成品结构；在封装半成品结构的芯片一的背面分别制作重布线层和绝缘介质层；在封装半成品结构上制作信号导出结构和电连接结构；将芯片二倒装在电连接结构上，并利用外塑封保护层进行包裹，得到三维板级扇出型封装结构。本发明可以有效改善加工所产生的翘曲问题，又可以实现多功能集成以及降低加工成本。

公开(公告)号：CN118198032A

公开(公告)日：2024-06-14

申请号：CN202311545238.8

申请日：2023-11-20

申请人： 三星电子株式会社

发明人： 金炫政 ,  李钟旻 ,  崔智旻

IPC分类号： H01L23/528 ,  H01L23/522 ,  H01L23/488 ,  H01L23/367 ,  H01L25/04

摘要： 公开了一种半导体芯片和一种半导体封装件。该半导体芯片包括：半导体衬底，其包括有源表面和面对有源表面的无源表面；多布线层，其布置在半导体衬底的有源表面上，并且包括具有至少两个层并且包括导电布线和伪布线的布线结构；下保护层，其布置在多布线层的前表面上，并且包括连接到导电布线的导电介质焊盘；多个通孔，其被配置为穿透半导体衬底，并且包括多个电力通孔、多个信号通孔和多个伪通孔；以及多个背侧焊盘，其布置在半导体衬底的无源表面上，并且连接到多个通孔，其中，多个伪通孔连接到布线结构。

公开(公告)号：CN117747601B

公开(公告)日：2024-05-28

申请号：CN202410190425.7

申请日：2024-02-21

申请人： 北京大学

发明人： 陈浪 ,  王玮 ,  张盼 ,  徐涵

IPC分类号： H01L25/04 ,  H01L21/50 ,  H01L25/16 ,  H01L23/13

摘要： 本申请提供一种基于埋入式硅基的大阵列APD基板及制备方法、功能芯片，涉及电子制造领域，包括：提供晶圆基底；对晶圆基底的第一侧进行刻蚀处理，在晶圆基底的第一侧形成第一数量的填埋槽；将多个APD单元填入多个填埋槽的中心区域内，以使APD单元与填埋槽的槽底键合，APD单元为APD芯片阵列或APD芯片，APD芯片阵列包含阵列排布的多个APD芯片；对晶圆基底的第一侧进行表面钝化处理，得到大阵列APD基板。本申请通过在晶圆基底上形成填埋槽，并将数量较少APD芯片阵列或APD芯片填充在填埋槽内构成大阵列APD基板，该制备方法在保证较高良率的同时，简化生成工艺流程，降低成本，实现高密度、大规模、高性能的大阵列APD基板的制备。

公开(公告)号：CN117995795A

公开(公告)日：2024-05-07

申请号：CN202211345283.4

申请日：2022-10-31

申请人： 华为技术有限公司

发明人： 董金文 ,  朱继锋

IPC分类号： H01L23/48 ,  H01L23/538 ,  H01L23/31 ,  H01L25/04 ,  H01L21/768 ,  H01L21/762

摘要： 本申请的实施例提供了一种芯片、芯片堆叠结构、芯片封装结构以及电子设备，涉及半导体技术领域，该芯片中的过孔，例如可以是硅通孔(through silicon via，TSV)在通过交流信号时，产生的寄生电容较小，进而使得该芯片的信号传输性能提高。该芯片包括晶片；晶片中设置有过孔，过孔中设置有金属线路，在金属线路和晶片之间设置有第一介质层，晶片中还包括环绕过孔的第一隔离环，第一隔离环的介电常数小于第一介质层的材料的介电常数。

公开(公告)号：CN117981081A

公开(公告)日：2024-05-03

申请号：CN202280058286.1

申请日：2022-08-08

申请人： 罗姆股份有限公司

发明人： 田中文悟 ,  和田惠治

IPC分类号： H01L25/04 ,  H01F19/04 ,  H01L21/822 ,  H01L25/18 ,  H01L27/04

摘要： 本发明的信号传输装置的变压器芯片具有基板、元件绝缘层和设置在元件绝缘层内的第一变压器和第二变压器。第一变压器具有第一线圈和在z方向上与第一线圈相对配置的第二线圈。第二变压器具有第一线圈和与第一线圈在z方向上相对配置的第二线圈。第一变压器的第二线圈与第二变压器的第二线圈电连接。变压器芯片包括设置在基板的背面的背面绝缘层。

公开(公告)号：CN112673468B

公开(公告)日：2024-05-03

申请号：CN201980057557.X

申请日：2019-09-26

申请人： 株式会社村田制作所

发明人： 野村忠志 ,  古矢新 ,  小出泽彻 ,  楠元彦 ,  小田哲也

IPC分类号： H01L23/29 ,  H01L23/31 ,  H01L23/552 ,  H01L25/04 ,  H01L25/18 ,  H01L21/56 ,  H05K3/28 ,  H05K9/00

摘要： 模块(101)具备：基板(1)，其具有主面(1a)和侧面(1c)；电子部件，其安装于主面(1a)；密封树脂(2)，其覆盖主面(1a)和上述电子部件；以及屏蔽膜(5)，其覆盖密封树脂(2)的表面(2u)和基板(1)的侧面(1c)。密封树脂(2)包括以有机树脂为主成分的树脂成分(7)和以无机氧化物为主成分的粒状的填料(8)。在密封树脂(2)的与屏蔽膜(5)接触的表面中，填料(8)的一部分颗粒局部从树脂成分(7)暴露，树脂成分(7)的表面包括氮官能团，屏蔽膜(5)由作为钝态金属且过渡金属的金属或者包含该金属的合金形成。

公开(公告)号：CN117930317A

公开(公告)日：2024-04-26

申请号：CN202410115357.8

申请日：2024-01-26

申请人： 北京九识微电子技术有限公司

发明人： 辛康康 ,  马宁 ,  王光普 ,  魏守冲

IPC分类号： G01T1/24 ,  G01T1/36 ,  H01L25/04 ,  H01L31/0296 ,  H01L31/115

摘要： 本申请适用于辐射检测技术领域，提供了一种碲锌镉探测器件及辐射探测方法。上述碲锌镉探测器件包括：第一碲锌镉芯片、第二碲锌镉芯片、第三碲锌镉芯片和外围电路；所述第一碲锌镉芯片、所述第二碲锌镉芯片和所述第三碲锌镉芯片设置在一起，且所述第一碲锌镉芯片、所述第二碲锌镉芯片和所述第三碲锌镉芯片两两之间呈预设角度；所述第一碲锌镉芯片、所述第二碲锌镉芯片和所述第三碲锌镉芯片均与所述外围电路连接；所述第一碲锌镉芯片、所述第二碲锌镉芯片和所述第三碲锌镉芯片采集到辐射源发射的辐射射线的信号后，将该信号发送给所述外围电路，所述外围电路根据该信号确定辐射源的方位、能谱分布及辐射强度。本申请能够根据三个碲锌镉芯片采集的信号确定辐射源的方位。

公开(公告)号：CN113823624B

公开(公告)日：2024-03-05

申请号：CN202111067545.0

申请日：2021-09-13

申请人： 茂睿芯(深圳)科技有限公司

发明人： 刘之炜 ,  东伟 ,  盛琳

IPC分类号： H01L25/04 ,  H01L23/552

摘要： 本发明涉及一种隔离型半导体器件，其包括层叠设置的上芯片、隔离层及下芯片，其中上芯片包括内置的第一线圈，下芯片包括内置的第二线圈，隔离层隔离上芯片与下芯片；第一线圈和第二线圈中的一个为发射线圈，而另一个为接收线圈；第一线圈与第二线圈的耦合系数大于等于0.15，且二者之间的电隔离性不小于5kV，第一线圈与第二线圈之间的间距为150um～200um，第一线圈与第二线圈的线圈直径为350um～750um。该隔离型半导体器件具有更好的的电隔离效果和更合理的耦合系数，保证该隔离型半导体器件能更好地抵抗高频通讯信号的干扰，降低了器件失效的风险。

公开(公告)号：CN117561596A

公开(公告)日：2024-02-13

申请号：CN202280044310.6

申请日：2022-06-24

申请人： 株式会社村田制作所

发明人： 伊藤贵纪 ,  喜多辉道 ,  高柳真一郎 ,  田上雄大 ,  岩永穣

IPC分类号： H01L25/04

摘要： 本发明抑制同时通信时的特性的下降。在高频模块(500)中，多个滤波器经由开关(7)与天线端子(T1)连接。多个滤波器包含：第1滤波器，具有包含第1通信频段的频带的通带；和第2滤波器，具有包含与第1通信频段能够同时通信的第2通信频段的频带的通带。具有第1滤波器和第2滤波器的第2天线端谐振子(24A)的第1电子部件(E1)配置在安装基板(100)的第1主面(101)。具有第2滤波器的第2天线端谐振子(24A)以外的至少1个第2弹性波谐振子的第2电子部件(E2)配置在安装基板(100)的第1主面(101)。第1电子部件(E1)与开关(7)之间的距离比第2电子部件(E2)与开关(7)之间的距离短。