-
公开(公告)号：CN118611674A
公开(公告)日：2024-09-06
申请号：CN202410892421.3
申请日：2024-07-04
申请人： 广东电网有限责任公司广州供电局
摘要： 本申请公开了一种数字多路复用模数转换器及校准方法，数字多路复用模数转换器由校准数模转换器、多通道数字多路复用架构以及逐次逼近型模数转换器构成。所述多通道数字多路复用架构包括多个前端放大通道和数字多路复用电路，其中所述数字多路复用电路连接所述校准数模转换器，每个所述前端放大电路通道输出的模拟信号通过所述数字多路复用电路复用到所述逐次逼近型模数转换器中。所述校准数模转换器为具有电容校准电路的全差分形式的分段电容阵列。本申请采用多通道数字多路复用架构，能够实现对多路信号的快速准确采集和处理，提高局部放电信号检测性能和可靠性，包含电容校准电路具有自校准功能，可确保精确度和稳定性。
-
公开(公告)号：CN118611665A
公开(公告)日：2024-09-06
申请号：CN202411080724.1
申请日：2024-08-08
申请人： 江苏帝奥微电子股份有限公司
摘要： 本发明公开了一种一种LIN自动寻址的修调系统及其方法，包含分流电阻Rshunt、电流产生修调模块、采样放大修调模块和处理器，分流电阻Rshunt连接在LIN总线的LININ和LINOUT之间将流经分流电阻Rshunt的电流转化为电压信号，电场产生修调模块的输出端连接LIN总线的LININ，采样放大修调模块的两个输入端连接分流电阻Rshunt的两端，处理器对电流产生修调模块和采样放大修调模块进行控制。本发明在测试阶段最小化分流电流、分流电阻的偏差，保证系统的正常运作。
-
公开(公告)号：CN118611663A
公开(公告)日：2024-09-06
申请号：CN202411078888.0
申请日：2024-08-07
申请人： 湖南进芯电子科技有限公司
摘要： 本申请公开了一种模拟数字转换器电路、方法、模拟数字转换器及电子设备，在得到第二中间值后，通过第三电容和第八电容对第二中间值进行校正。在得到第三中间值后，通过第四电容和第九电容，或通过第五电容和第十电容对第三中间值进行校正，得到目标转换结果。相较于传统的模拟数字转换器技术，能够校正噪声引起的转换错误，得到准确的转换结果。
-
公开(公告)号：CN117674845B
公开(公告)日：2024-09-06
申请号：CN202311392789.5
申请日：2023-10-25
申请人： 隔空微电子(深圳)有限公司
摘要： 本申请提供时间交织ADC采样时间适配的校准方法、系统、介质及校准器，所述方法包括：接收采样同一个输入信号的多路子通道的失配延时；其中，同一采样周期内的第一路子通道为不需要校准的参考通道，其余各路子通道的失配延时基于参考通道估计得到；接收由多路选择器依次发送而来的当前被选中的待校准子通道的采样信号；使用线性插值算法并基于待校准子通道所对应的失配延时，计算所述待校准子通道的采样信号的校准斜率；基于校准斜率及延时校准系数得到待校准子通道输出的校准后的采样信号。本申请不存在输入信号带宽较窄或受限于子通道的采样率问题，硬件实现简约，对于低频输入信号有优秀的干扰抑制效果，对于高频输入信号有不错的干扰抑制效果。
-
公开(公告)号：CN118573194A
公开(公告)日：2024-08-30
申请号：CN202410620398.2
申请日：2024-05-20
申请人： 北京宏动科技股份有限公司
摘要： 本发明提供了一种基于多路时间交织并行采样的数据采集系统及校准方法，属于信号采集技术领域。数据采集系统包括：高稳定度时钟网络模块、功分模块、多路采样通道、采样数据重构模块、前台校准闭环控制模块、相位校准模块和失配误差计算、校准与交织采样性能评价模块。校准方法通过时间交织模数转换器得到多路并行交织采样数据后，通过中央控制和失配误差评估模块得到误差校准后的多路并行交织采样数据，再通过采样数据重构模块输出结果。本发明解决了现有的数据采集系统对于失配误差的校准方案设计复杂度高且收敛速度慢的问题，具有设计简单且收敛速度快的优点。
-
公开(公告)号：CN114095024B
公开(公告)日：2024-08-20
申请号：CN202111504720.8
申请日：2021-12-10
申请人： 杭州万高科技股份有限公司
IPC分类号： H03M1/10
摘要： ADC在工作的过程中会产生大量的数据，对ADC进行性能优化、参数校正、问题排查往往需要获取大量的数据并进行计算分析。本发明公开了一种ADC数据分析系统。一种ADC数据分析系统，包括：数据采集接口模块、数据格式转换模块、数据缓存模块、信号同步模块、信号发生模块、同步时钟信号发生模块和数据处理模块。对数据和测试信号做时间上的关联，用于分析如信号响应时间、信号采样时延等指标；支持同步时钟输出；可以获取、存储全部数据；可以实时展示ADC的原始数据，方便发现异常；提高了ADC应用电路的优化效率和质量；支持电平转换和多种数据接口类型；原始ADC数据可以存储和加载，方便后期处理和分析。
-
公开(公告)号：CN118508975A
公开(公告)日：2024-08-16
申请号：CN202410328046.X
申请日：2024-03-21
申请人： 同济大学
摘要： 本发明公开了一种基于JESD204C协议的发送电路及数据发送方法，该发送电路包括：多个单通道通信链路，所述单通道通信链路包括传输层和链路层，所述传输层用于将来自ADC的并行输出码字按照一定的模式映射为一系列给定位宽的未加扰字节，所述链路层用于对所述传输层完成数据映射及组帧后的输入数据进行扰码、CRC校验、FEC纠错以及同步头的生成与编码；以及，通道及链路控制组，所述通道及链路控制组用于对配置信息与控制信号组进行处理，产生对各所述单通道通信链路的直接控制信号，并对所述单通道通信链路的工作情况进行监测。
-
公开(公告)号：CN118449520A
公开(公告)日：2024-08-06
申请号：CN202410456137.1
申请日：2024-04-16
申请人： 上海傲显科技有限公司
发明人： 寇强
摘要： 本申请涉及一种基于FPGA实现多通道AD同步的系统及方法，系统包括：信号源、AD采集卡、FPGA处理器；所述信号源与所述AD采集卡、所述FPGA处理器连接，用于输出校准信号；所述AD采集卡与所述FPGA处理器连接，包括多个AD芯片，用于输出原始信号数据；所述FPGA处理器用于根据所述校准信号对所述原始信号数据进行校准同步。本申请的方案，利用FPGA可以实现多通道AD同步采集，且精度高，效率好。
-
公开(公告)号：CN118432616A
公开(公告)日：2024-08-02
申请号：CN202410865894.4
申请日：2024-07-01
申请人： 成都铭科思微电子技术有限责任公司
摘要： 本发明涉及集成电路技术、模数转换电路等领域，公开了一种可集成ADC电容前台校正功能的高速SAR逻辑电路，分别与CDAC和比较器相连接，具有结构精简，使用器件数量较少，能达到较快的ADC工作速度的技术效果，包括比较器1、晶体管M1、晶体管M2、晶体管M3、晶体管M4及晶体管M_cal，晶体管M1的第二端与晶体管M2的第二端共接，晶体管M2的第一端连接比较器1的输出端，晶体管M1的第三端和晶体管M2的第三端共接且连接晶体管M3的第二端；晶体管M3的第一端和晶体管M_cal的第一端共接且连接电源VDD，晶体管M3的第三端和晶体管M_cal的第三端都连接CDAC和晶体管M4，晶体管M_cal的第二端接入set_dac信号。
-
公开(公告)号：CN116192136B
公开(公告)日：2024-07-30
申请号：CN202310018599.0
申请日：2023-01-06
申请人： 南京筠芯科技有限公司
发明人： 刘海涛
IPC分类号： H03M1/10
摘要： 本申请提供了一种用于ADC的扰动输入信号的校准方法、装置、系统及存储介质，该方法包括：获取多个模拟扰动输入信号，根据第一模拟扰动输入信号计算模拟扰动基准值；将模拟扰动基准值输入ADC，获取数字扰动基准值；分别将多个模拟扰动输入信号输入ADC，并分别获得多个数字扰动输出信号，并根据多个数字扰动输出信号和数字扰动基准值分别计算对应的多个数字扰动校准值；及在ADC执行转换时，输出多个模拟扰动输入信号以和对应的模拟输入信号叠加后输入至ADC，并输出多个数字扰动校准值以分别在对应的模拟扰动输入信号时与由ADC输出的与模拟扰动输入信号对应的数字输出信号叠加，以校准模拟扰动输入信号。
-
-
-
-
-
-
-
-
-
搜索结果
3472 条记录 (耗时 0.049 秒)