-
公开(公告)号：EP4198791A1
公开(公告)日：2023-06-21
申请号：EP22212357.2
申请日：2022-12-08
Inventor： VAN NIEUWENHUYZE, Olivier , CHARLES, Alexandre
IPC: G06F21/72 , G06F21/60 , H04L9/32 , H04W4/80 , H04W12/47 , G06Q20/32 , G06F21/35 , H04W12/03 , H04L9/40 , H04W12/40
Abstract: La présente description concerne un procédé de réalisation d'une transaction NFC entre un terminal mobile et un module distant, ledit terminal comprenant un processeur (2011) hébergeant une application (2014) établissant la transaction NFC, un module de communication en champ proche (2013), et un élément sécurisé (2012) distinct du processeur (2011), le procédé comprenant au moins les étapes successives suivantes :
(a) ledit module de communication en champ proche (2013) envoie, à ladite première application (2014), des premières données envoyées par le module distant (203) et chiffrées par ledit élément sécurisé (2012) ; et
(b) ladite première application (2014) demande audit élément sécurisé (2012) de déchiffrer lesdites premières données.-
公开(公告)号：EP4170730A1
公开(公告)日：2023-04-26
申请号：EP22201739.4
申请日：2022-10-14
Inventor： GERMANA-CARPINETO, Rosalia , MASOERO, Lia , INNACOLO, Luigi
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/08
Abstract: La présente description concerne un dispositif électronique (100) comprenant un substrat semiconducteur (102) et des transistors dont les grilles (120) sont contenues dans des tranchées (110) s'étendant dans le substrat semiconducteur, chaque transistor comprenant un caisson semiconducteur (130) dopé d'un premier type de conductivité, le caisson étant enterré dans le substrat semiconducteur et au contact de deux tranchées adjacentes parmi lesdites tranchées, une première région semiconductrice (152) dopée d'un deuxième type de conductivité, recouvrant le caisson, au contact du caisson, et au contact des deux tranchées adjacentes, une deuxième région semiconductrice (150) dopée du deuxième type de conductivité plus fortement dopée que la première région semiconductrice, s'étendant dans la première région semiconductrice, et une troisième région semiconductrice (132) dopée du premier type de conductivité, plus fortement dopée que le caisson, recouvrant le caisson, au contact de la première région, et s'étendant dans le substrat semiconducteur au contact du caisson.
-
公开(公告)号：EP4137993A1
公开(公告)日：2023-02-22
申请号：EP22189957.8
申请日：2022-08-11
Inventor： TRAMONI, Alexandre , ARNOULD, Patrick
IPC: G06K19/07
Abstract: La présente description concerne un procédé de démarrage d'un dispositif électronique, comprenant :
- au moins une carte de circuit intégré universel ou au moins un élément sécurisé ;
- au moins un circuit d'alimentation de ladite carte ou dudit élément sécurisé ; et
- au moins un module de communication en champ proche, dans lequel lorsque le module de communication en champ proche passe d'un état en veille ou d'un état inactif à un état actif, les opérations successives suivantes sont réalisées :
- les composants et circuits dudit dispositif électronique sont démarrés ;
- des programmes du dispositif électronique et ladite carte ou ledit élément sécurisé sont démarrés au même moment.-
公开(公告)号：EP4068534A1
公开(公告)日：2022-10-05
申请号：EP22305409.9
申请日：2022-03-31
Inventor： PIZZARDI, Antonio Filippo Massimo , SMERZI, Santo Alessandro , IUCOLANO, Ferdinando , LETOR, Romeo
Abstract: An electronic device (1000) couplable to a plurality of laser diodes (LD_j) and comprising a semiconductor body (504) including: a control switch (S1) having a drain (DS1) coupled to a drain metallization (530) and having a source (SS1) coupled to a first source metallization (532) electrically couplable to cathodes (LDc_j) of the laser diodes (LD_j); a respective plurality of first switches (S2_j), each first switch (S2_j) having a drain (DS2_j) coupled to the drain metallization (530) and having a source (SS2_j) coupled to a respective second source metallization (534_j) couplable to an anode (LDa_j) of one of the laser diodes (LD_j). The second source metallizations (534_j) are aligned with one another in a direction of alignment (520), overlie, in a direction orthogonal to the direction of alignment (520), the respective sources (SS2_j) of the first switches (S2_j), and can be aligned, in a direction orthogonal to the direction of alignment (520), to the respective laser diodes (LD_j). At least one of the sources (SS2_j) of the first switches (S2_j) can be aligned, in a direction orthogonal to the direction of alignment (520), to the respective laser diode (LD_j).
-
公开(公告)号：EP4037125A1
公开(公告)日：2022-08-03
申请号：EP22153326.8
申请日：2022-01-25
Applicant: STMicroelectronics (Rousset) SAS
Inventor： TAILLIET, Francois
Abstract: La présente description concerne un dispositif (10) de protection contre les décharges électrostatiques comprenant un premier circuit écrêteur (16) relié entre un premier nœud (12) et un deuxième nœud (18) et un deuxième circuit écrêteur (20) actif, relié en série avec une première résistance (22), le deuxième circuit écrêteur et la première résistance étant reliés entre les premier et deuxième nœuds, le deuxième circuit écrêteur comprenant un transistor (28) à effet de champ à structure métal-oxyde-semiconducteur.
-
Patent Agency Ranking
公开(公告)号：EP4016246A1
公开(公告)日：2022-06-22
申请号：EP21215230.0
申请日：2021-12-16
Applicant: STMicroelectronics (Rousset) SAS
Inventor： BIENVENU, Philippe
IPC: G06F1/26
Abstract: La présente description concerne un système électronique (30) comprenant, électriquement en parallèle entre des premier et deuxième noeuds (A, C), au moins un premier circuit électronique (20) alimenté entre les premier et deuxième noeuds, un régulateur (16) d'une tension (V REG ) entre le deuxième noeud et un troisième noeud (B), et un deuxième circuit électronique (18) entre les deuxième et troisième noeuds (C).
-
公开(公告)号：EP3955169A1
公开(公告)日：2022-02-16
申请号：EP21186854.2
申请日：2021-07-21
Inventor： LA ROSA, Francesco , CONTE, Antonino
Abstract: The method for convolutional computation (CNVL) comprises programming floating gate transistors (FGT) belonging to non-volatile memory cells (NVM) to multilevel threshold voltages (MLTLVL) according to weight factors (W11-Wnm) of a convolutional matrix operator (MTXOP). The computation comprises performing a multiply and accumulate sequence (MACi) during a sensing operation (SNS) of memory cells (NVMij), the time (T) elapsed for each memory cell to become conductive in response to a voltage ramp control signal (VRMP) providing the value of each product of input values (A1 ... An) by a respective weight factor (Wi1 ... Win), the values of the products being accumulated to corresponding output values (Bi).
-
公开(公告)号：EP3945674A1
公开(公告)日：2022-02-02
申请号：EP21187095.1
申请日：2021-07-22
Applicant: STMicroelectronics (Rousset) SAS
Inventor： ORTET, Sebastien , LAUZIER, Olivier
Abstract: La présente description concerne un convertisseur (1) de tension comprenant :
un premier transistor (9) connecté entre un premier noeud (11) du convertisseur et un deuxième noeud (3) configuré pour recevoir une tension d'alimentation (Vbat) ;
un deuxième transistor (13) connecté entre le premier noeud et un troisième noeud (5) configuré pour recevoir un potentiel de référence (GND) ;
un premier circuit (300) configuré pour commander les premier et deuxième transistors ; et
un comparateur (306) comprenant des première (307) et deuxième (309) entrées,
la première entrée étant configurée pour recevoir, durant une première phase, une première rampe de tension (RP) et, durant une deuxième phase, une tension de consigne (Vref), et
la deuxième entrée étant configurée pour recevoir, durant la première phase, la tension de consigne (Vref) et, durant la deuxième phase, une deuxième rampe de tension (RN).-
公开(公告)号：EP3937317A1
公开(公告)日：2022-01-12
申请号：EP21305823.3
申请日：2021-06-16
Inventor： LETOR, Romeo , POLETTO, Vanni , PAVLIN, Antoine , RUSSO, Alfio , LECCI, Nadia
Abstract: A pulse generator circuit, for driving an array of laser diodes (LD_1, ..., LD_n) in a LIDAR system, for instance, comprises an LC resonant circuit (Lr, Cr) coupled between a first node (12) and a reference node (GND) as well as charge circuitry (16) configured to charge the capacitance (Cr) in the LC resonant circuit (Lr, Cr). A first electronic switch (S1) is coupled between the first node (12) and the reference node (GND), and one or more second electronic switches (S2_1, ..., S2_n) are coupled between the first node (12) and respective drive nodes (12 1 , ..., 12 n ) in turn configured to be coupled to respective electrical loads (LD_1, ..., LD_n).
The circuit comprises drive circuitry (18, 182_1, ..., 182_n; 201, 202, 203) configured to repeat pulse generation cycles comprising:
closing the first electronic switch (S1), to enable the LC resonant circuit (Lr, Cr) to oscillate with an increasing current flowing in the inductance (Lr) therein,
in response to the current flowing in the inductance (Lr) reaching a threshold value, opening the first electronic switch (S1) wherein, as a result of one second electronic switch (S2_1, ..., S2_n) being closed for a respective pulse duration time (Ton_S2_1, ..., Ton_S2_n), the current in the inductance (Lr) is commutated towards the aforesaid second electronic switch (S2_1, ..., S2_n) and the respective drive node (12 1 , ..., 12 n ),
opening the at least one second electronic switch (S2_1, ..., S2_n) at the expiration of said respective pulse duration time (Ton_S2_1, ..., Ton_S2_n).-
公开(公告)号：EP3901834A1
公开(公告)日：2021-10-27
申请号：EP21168489.9
申请日：2021-04-15
Applicant: STMicroelectronics (Rousset) SAS
Inventor： FOLLIOT, Laurent , DEMAJ, Pierre
IPC: G06N3/063
Abstract: Il est proposé un procédé d'implémentation d'un réseau de neurones artificiel dans un circuit intégré, procédé comprenant :
- une obtention (10) d'un fichier numérique initial représentatif d'un réseau de neurones configuré selon au moins un format de représentation de données, puis
- a)une détection d'au moins un format de représentation d'au moins une partie des données dudit réseau de neurones, puis
- b)une conversion (C1, C2, C3, C4) d'au moins un format de représentation détecté vers un format de représentation prédéfini de façon à obtenir un fichier numérique modifié représentatif du réseau de neurones, puis
- c) une intégration (21) dudit fichier numérique modifié dans une mémoire du circuit intégré.
-
-
-
-
-
-
-
-
-
Search Results
513
records
(took 0.023 seconds)
