-
公开(公告)号：EP3739622A1
公开(公告)日：2020-11-18
申请号：EP20172288.1
申请日：2020-04-30
IPC分类号： H01L23/00 , G06K19/073 , H01L23/64
摘要： Circuit intégré comprenant un substrat semiconducteur (SB) ayant une face avant et une face arrière, au moins une première prise de contact (PC1), au moins une deuxième prise de contact (PC2), espacées situées au niveau de la face avant, et une plaque électriquement conductrice (PL) située sur la face arrière et des premiers moyens de détection (MS1) configurés pour détecter un amincissement éventuel du substrat à partir de la face arrière, lesdits premiers moyens de détection comportant des premiers moyens de mesure (MS1) configurés pour effectuer une première mesure d'une valeur résistive du substrat entre ladite au moins une première prise de contact (PC1), ladite au moins une deuxième prise de contact (PC2) et ladite plaque électriquement conductrice (PL).
-
-
公开(公告)号：EP3731426A1
公开(公告)日：2020-10-28
申请号：EP20169320.7
申请日：2020-04-14
发明人： MANGIONE, Jose
摘要： Procédé de transfert de données entre une première interface de communication et une deuxième interface de communication (IF1) d'un circuit intégré, la première interface de communication étant une interface de communication sans contact et la deuxième interface (IF2) étant couplée à une unité de traitement (MCU) externe au circuit intégré (IC), le procédé comprenant un premier mode de transfert (MDTR1) comportant un stockage temporaire des données transférées dans un premier moyen de mémoire volatile (MM1) accessible simultanément ou quasi simultanément d'une part par des moyens de traitement (MT) couplés à ladite première interface de communication (IF1) et d'autre part par ladite unité de traitement (MCU) via ladite deuxième interface de communication (IF2).
-
公开(公告)号：EP3716119A1
公开(公告)日：2020-09-30
申请号：EP20165045.4
申请日：2020-03-23
发明人： PEETERS, Michael , MARINET, Fabrice
摘要： La présente description concerne un procédé (100) d'authentification d'un processeur (1000), comportant une unité arithmétique et logique (1060), comprenant les étapes suivantes : la réception, sur une première borne de l'unité arithmétique et logique (1060), d'au moins un opérande (OP1, ... OPN) décodé d'au moins une partie d'un code opératoire à exécuter (OPCODE) ; et la réception, sur une deuxième borne de l'unité arithmétique et logique (1060), d'une première instruction (INSTR-SIG) combinant une deuxième instruction (INSTR) décodée du code opératoire à exécuter (OPCODE) et au moins un code opératoire exécuté précédemment.
-
公开(公告)号：EP3691311A1
公开(公告)日：2020-08-05
申请号：EP20153915.2
申请日：2020-01-27
摘要： La présente description concerne un procédé et dispositif de gestion d'échanges entre un module de communication ultra large bande (5) et un élément sécurisé (7), dans lequel lesdits échanges transitent par un routeur de communication en champ proche (3).
-
26.发明授权
公开(公告)号：EP3483773B1
公开(公告)日：2020-07-08
申请号：EP18203406.6
申请日：2018-10-30
IPC分类号： G06F21/75 , H04L9/00 , H03K19/003 , G09C1/00
-
公开(公告)号：EP3651021A1
公开(公告)日：2020-05-13
申请号：EP19205057.3
申请日：2019-10-24
发明人： FERRAND, Olivier
摘要： Le procédé de surveillance d'une tâche graphique (100) pour un module d'interface multimédia (IM) comprend une attente d'une réalisation de la tâche graphique (110), un chronométrage de l'attente (120) cadencé par un signal d'horloge (TTEV), et une génération (130) d'au moins un signal d'alerte (AR) si le chronométrage de l'attente a dépassé (140) une valeur de référence respective (150).
-
公开(公告)号：EP3627512A1
公开(公告)日：2020-03-25
申请号：EP19198432.7
申请日：2019-09-19
发明人： BOIVIN, Philippe
摘要： La présente description concerne une cellule mémoire (100) résistive, comprenant un empilement d'un sélecteur (108), d'un élément résistif (110) et d'une couche de matériau à changement de phase (112), le sélecteur n'étant pas en contact physique avec le matériau à changement de phase.
-
公开(公告)号：EP3598315A1
公开(公告)日：2020-01-22
申请号：EP19186868.6
申请日：2019-07-17
发明人： CLOUTE, François , LENDRE, Sandrine
IPC分类号： G06F13/28
摘要： La présente description concerne une mémoire contenant au moins une liste chaînée d'enregistrements, chaque enregistrement étant représentatif de paramètres (ctrl-in, ctrl-in-req, ctrl-in-trig, ctrl-in-trig-mode, ctrl-in-trig-pol, ctrl-out, ctrl-out-mode, ctrl-out-pol) d'un transfert de données par un circuit de contrôle d'accès direct en mémoire, les paramètres comprenant une condition de début de transfert (ctrl-in, ctrl-out, ctrl-in-req, ctrl-in-trig, ctrl-in-trig-mode, ctrl-in-trig-pol) et un événement de fin de transfert (ctrl-out, ctrl-out-mode, ctrl-out-pol) .
-
公开(公告)号：EP3594999A1
公开(公告)日：2020-01-15
申请号：EP19184586.6
申请日：2019-07-05
摘要： La présente description concerne une puce électronique comprenant : un premier caisson (106, 108) à l'intérieur duquel est située une première jonction PN ; un deuxième caisson (110) enterré au-dessous et disjoint du premier caisson ; une première région (120 ; 160) formant une deuxième jonction PN avec le deuxième caisson ; et un circuit (130) pour fournir un premier signal (A) en fonction d'au moins une différence de potentiel au sein de la première région.
-
-
-
-
-
-
-
-
-
搜索结果
490 条记录 (耗时 0.02 秒)
