利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.01 秒)

    VIRTUALIZATION OF MEMORY FOR PROGRAMMABLE LOGIC
    21.
    发明公开
    VIRTUALIZATION OF MEMORY FOR PROGRAMMABLE LOGIC 有权
    用于可编程逻辑的存储器虚拟化

    公开(公告)号：EP3183657A1

    公开(公告)日：2017-06-28

    申请号：EP15757082.1

    申请日：2015-08-17

    申请人： Xilinx, Inc.

    发明人： AHMAD, Sagheer

    IPC分类号： G06F12/06 ,  G06F12/10 ,  G06F12/08

    摘要： A processing sub-system is configured to execute a program using a set of virtual memory addresses to reference memory locations for storage of variables of the program. A programmable logic sub-system is configured to implement a set of I/O circuits specified in a configuration data stream, each of the I/O circuits having a respective ID and configured to access one of the variables. A memory management circuit is configured to map the virtual memory addresses to physical memory addresses of a memory and map IDs to the physical address used to store the corresponding variables. A TLB is configured to receive a memory access request, from the I/O circuits, each request indicating an ID and provide, to the memory, a memory access request indicating the physical memory address that is mapped to the ID.

    摘要翻译： 处理子系统被配置成使用一组虚拟存储器地址来执行程序以引用存储器位置以存储程序的变量。 可编程逻辑子系统被配置为实现在配置数据流中指定的一组I / O电路，每个I / O电路具有相应的ID并被配置为访问变量中的一个。 存储器管理电路被配置为将虚拟存储器地址映射到存储器的物理存储器地址，并将ID映射到用于存储相应变量的物理地址。 TLB被配置为从I / O电路接收指示ID的每个请求的存储器访问请求，并向存储器提供指示映射到ID的物理存储器地址的存储器访问请求。

    MANAGING MEMORY IN A MULTIPROCESSOR SYSTEM
    27.
    发明公开
    MANAGING MEMORY IN A MULTIPROCESSOR SYSTEM 审中-公开
    在多处理器系统中管理内存

    公开(公告)号：EP3198455A1

    公开(公告)日：2017-08-02

    申请号：EP15781180.3

    申请日：2015-09-21

    申请人： Xilinx, Inc.

    发明人： ARBEL, Ygal ,  AHMAD, Sagheer ,  MURRAY, James, J. ,  PATEL, Nishit ,  ANSARI, Ahmad, R.

    IPC分类号： G06F13/16

    CPC分类号： G06F3/0604 ,  G06F3/0655 ,  G06F3/0683 ,  G06F9/3004 ,  G06F13/1657 ,  G06F2003/0697

    摘要： In an example, a circuit to manage memory between a first and second microprocessors each of which is coupled to a control circuit, includes: first and second memory circuits; and a switch circuit coupled to the first and second memory circuits, and memory interfaces of the first and second microprocessors, the switch circuit having a mode signal as input. The switch is configured to selectively operate in one of a first mode or a second mode based on the mode signal such that, in the first mode, the switch circuit couples the first memory circuit to the memory interface of the first microprocessor and the second memory circuit to the memory interface of the second microprocessor and, in the second mode, the switch circuit selectively couples the first or second memory circuits to the memory interface of either the first or second microprocessor.

    摘要翻译： 在一个示例中，一种用于管理第一和第二微处理器之间的存储器的电路，所述第一和第二微处理器中的每一个均耦合到控制电路，所述电路包括： 以及耦合到第一和第二存储器电路以及第一和第二微处理器的存储器接口的开关电路，开关电路具有作为输入的模式信号。 开关被配置为基于模式信号选择性地以第一模式或第二模式中的一个模式操作，使得在第一模式中开关电路将第一存储器电路耦合到第一微处理器的存储器接口和第二存储器 电路连接到第二微处理器的存储器接口，并且在第二模式中，开关电路选择性地将第一或第二存储器电路连接到第一或第二微处理器的存储器接口。