公开(公告)号：EP3213220A1

公开(公告)日：2017-09-06

申请号：EP15787735.8

申请日：2015-09-29

申请人： Xilinx, Inc.

发明人： AHMAD, Sagheer ,  KNOPP, Tomai

IPC分类号： G06F13/40

CPC分类号： G06F13/4282 ,  G06F12/0804 ,  G06F12/0833 ,  G06F12/0888 ,  G06F13/1642 ,  G06F13/1673 ,  G06F13/4036 ,  Y02D10/14 ,  Y02D10/151

摘要： A system is disclosed that includes a first communication circuit that communicates data over a first data port using a first communication protocol. The system also includes a second communication circuit that communicates data over a second data port using a second communication protocol. The second communication protocol processes read and write requests in an order that the read and write requests are received. A bridge circuit is configured to communicate data between the first data port of the first communication circuit and the second data port of the second communication circuit. The bridge circuit is configured to communicate non-posted writes to the second communication circuit via a buffer circuit and communicate posted writes to the second communication circuit via a communication path that bypasses the buffer circuit.

摘要翻译： 公开了一种系统，其包括使用第一通信协议通过第一数据端口传送数据的第一通信电路。 该系统还包括使用第二通信协议通过第二数据端口传送数据的第二通信电路。 第二个通信协议按读取和写入请求被接收的顺序处理读取和写入请求。 桥电路被配置为在第一通信电路的第一数据端口和第二通信电路的第二数据端口之间传送数据。 桥接电路被配置为经由缓冲器电路向第二通信电路传送非投递写入，并且经由绕过缓冲器电路的通信路径将投递写入传送到第二通信电路。

公开(公告)号：EP3213220B1

公开(公告)日：2019-01-09

申请号：EP15787735.8

申请日：2015-09-29

申请人： Xilinx, Inc.

发明人： AHMAD, Sagheer ,  KNOPP, Tomai

IPC分类号： G06F13/40 ,  G06F13/42 ,  G06F13/16