利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

56 条记录 (耗时 0.016 秒)

    SYSTEM AND METHOD FOR ON-TOOL SEMICONDUCTOR SIMULATION
    32.
    发明公开
    SYSTEM AND METHOD FOR ON-TOOL SEMICONDUCTOR SIMULATION 审中-公开
    用于在线半导体模拟的系统和方法

    公开(公告)号：EP1668501A2

    公开(公告)日：2006-06-14

    申请号：EP04788575.1

    申请日：2004-09-20

    申请人： TOKYO ELECTRON LIMITED

    发明人： STRANG, Eric, J.

    IPC分类号： G06F9/45 ,  G06F7/62 ,  G06F17/50

    CPC分类号： G06F17/5018 ,  G06F2217/10

    摘要： A method, system and computer readable medium for controlling a process performed by a semiconductor processing tool includes inputting data relating to a process performed by the semiconductor processing tool, and inputting a first principles physical model relating to the semiconductor processing tool. First principles simulation is then performed using the input data and the physical model to provide a first principles simulation result, and the first principles simulation result is used to control the process performed by the semiconductor processing tool.

    摘要翻译： 用于控制由半导体处理工具（102）执行的处理的方法，系统和计算机可读介质包括输入与由半导体处理工具（102）执行的处理有关的数据（104），并且输入第一原理物理模型（106 ）涉及半导体处理工具（102）。 然后使用输入数据（104）和物理模型（106）来执行第一原理模拟（108）以提供第一原理模拟结果，并且第一原理模拟结果被用于控制半导体处理工具（ 102）。

    VERFAHREN UND VORRICHTUNG ZUR ERZEUGUNG VON TAKTSIGNALEN
    33.
    发明公开
    VERFAHREN UND VORRICHTUNG ZUR ERZEUGUNG VON TAKTSIGNALEN 有权
    方法和设备产生时钟信号

    公开(公告)号：EP1101162A1

    公开(公告)日：2001-05-23

    申请号：EP99945909.2

    申请日：1999-07-05

    申请人： Infineon Technologies AG

    发明人： ROHM, Peter ,  LETEINTURIER, Patrick

    IPC分类号： G06F7/62 ,  G06F7/68

    CPC分类号： G06F7/62 ,  G06F7/68

    摘要： The invention relates to a method and device for generating clock signals which enable periods to be subdivided into a desired number of segments of essentially the same size. The inventive method and device are characterized in that the clock signals are generated on the basis of the results of a repeated subtraction of a first value from a second value. The first value is dependent on the number of the segments in which the period to be subdivided is to be subdivided, and the second value is dependant on the duration of the period to be subdivided.

    Digitale Zählschaltung
    38.
    发明公开
    Digitale Zählschaltung 失效
    DigitaleZählschaltung。

    公开(公告)号：EP0454882A1

    公开(公告)日：1991-11-06

    申请号：EP90108326.1

    申请日：1990-05-02

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Brune, Richard, Dipl.-Ing.

    IPC分类号： G06F7/62

    CPC分类号： H03K21/12 ,  G06F7/62

    摘要： Digitale Zählschaltung zur Auswertung eines digitalen Signals (S S ) mit einem digitalen Zähler (Z), wobei das digitale Signal (S S ) mit dem der Eingang (ZE) des Zählers (Z) beaufschlagt ist, als eine weitere Binärstelle darstellendes Ausgangssignal (N+1), zu den Ausgangssignalen (N) des Zählers (Z) verwendet wird.

    摘要翻译： 用于用数字计数器（Z）评估数字信号（SS）的数字计数器电路，其中提供计数器（Z）的输入（ZE）的数字信号（SS）被用作输出信号 （N）除了计数器（Z）的输出信号（N）之外还表示另外的二进制数字（N + 1）。 ... ...

    Comparateur numérique, ratiomètre numérique et analyseur d'amplitude comportant de tels ratiomètres
    39.
    发明公开
    Comparateur numérique, ratiomètre numérique et analyseur d'amplitude comportant de tels ratiomètres 失效
    数字比较器，数字比率计和幅度分析器与此类比米。

    公开(公告)号：EP0327446A1

    公开(公告)日：1989-08-09

    申请号：EP89400265.8

    申请日：1989-01-31

    申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE

    发明人： Dupoy, Marc

    IPC分类号： G06F7/62 ,  H03K5/26 ,  G01R23/10

    CPC分类号： G01R23/10 ,  G06F7/62 ,  H03K5/26

    摘要： Ratiomètre numérique donnant le rapport de deux ou plusieurs grandeurs convertibles en fréquence, utilisant deux ou plusieurs registres identiques (12, 13) qui ont la possibilité de fonctionner en compteur et en registre à décalage à droite. Le décalage à droite du contenu des registres-compteur est subordonné à la saturatiion de l'un quelconque de ces registres-compteurs. Les deux ou plusieurs registres (12, 13) sont incrémentés par les fréquences d'entrée (9,t) et décalés simultanément; il en résulte que le rapport R des contenus (N1, T) des registres-compteur est sensiblement constant dans la mesure ou les fréquences d'entrée (9, t) sont constantes.
    Application à un analyseur d'amplitude.

    Circuit de comptage non-linéaire
    40.
    发明公开
    Circuit de comptage non-linéaire 失效
    非线性计数电路。

    公开(公告)号：EP0105837A1

    公开(公告)日：1984-04-18

    申请号：EP83810414.9

    申请日：1983-09-15

    申请人： ASULAB S.A.

    发明人： Wattenhofer, Jean-Pierre

    IPC分类号： G06F7/62

    CPC分类号： G06F7/62

    摘要： L'invention concerne un circuit de comptage qui délivre une information numérique qui est une fonction non linéaire du nombre d'impulsions appliquées à son entrée.
    Le circuit comprend des diviseurs (D,) par des nombres K i qui reçoivent sur leurs entrées les impulsions. Un sélecteur (L 1 ) relie la sortie d'un diviseur (D 1 ) à l'entrée d'un compteur (C) en réponse à un signal (S,). Le contenu du compteur (C) est comparé aux nombres k i par les comparateurs (F i ). La sortie d'un comparateur (F i ) est reliée à un circuit de commande (G) par un sélecteur (L 2 ) commandé par un signal (S 2 ) délivré par le circuit de commande (G) en réponse à un signal de comparaison (S c ).