公开(公告)号：EP0071644A4

公开(公告)日：1984-04-27

申请号：EP82900899

申请日：1982-02-16

申请人： MOTOROLA INC

发明人： PRICE JOHN J JR

IPC分类号： H03K5/08 ,  H03K19/0175 ,  H03K19/092

CPC分类号： H03K19/017509

公开(公告)号：EP0099956A1

公开(公告)日：1984-02-08

申请号：EP82430019.8

申请日：1982-07-28

申请人： International Business Machines Corporation ,  Compagnie IBM FRANCE

发明人： Carsalade, Henri ,  Delaporte, François-Xavier ,  Pantani, Jean-Pierre

IPC分类号： H04L25/24 ,  H03K19/092

CPC分类号： H04L25/24 ,  H03K19/01806

摘要： Circuit de réception de signaux en provenance d'un équipement connecté par une ligne présentant les caractéristiques définies par la forme EIA RS 232C comprenant un amplificateur différentiel (2) recevant le signal d'entrée d'amplitude divisé par un facteur k par le réseau d'entrée 1. Le seuil de commutation de l'amplificateur (2) est variable et égal à une première valeur pour la commutation sur le flanc de pente positive du signal d'entrée et à une seconde valeur pour la commutation sur le flanc de pente négative. Ce circuit comprend des circuits de détection d'état de l'équipement connecté comprenant un détecteur de niveau (3) et un circuit de décision (4) qui en fonction des sorties du récepteur et du détecteur de niveau (5) engendre un signal d'indication de l'état de l'équipement connecté. Des moyens (5, 6) empêchent que le signal d'indication d'état change de niveau quand le signal d'entrée passe par zéro ou reçoit de brèves impulsions paratites.

公开(公告)号：EP0092156A2

公开(公告)日：1983-10-26

申请号：EP83103570.4

申请日：1983-04-13

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Nagano, Katsumi

IPC分类号： H03K19/092

CPC分类号： H03K19/01818

摘要： In input interface circuit (11) for a logic device which has a first transistor (Q1) whose base is supplied with an input signal (VI) and whose emitter is grounded through first and second resistors (R1, R2) and a second transistor (Q2) whose base is supplied with the potential of the node of the first and second resistors (R1, R2) and whose collector sends forth a logic signal. This input interface circuit (11) is further provided with a third resistor (Q3) connected between the second resistor (R2) and ground and a third transistor (Q3) whose current path is connected in parallel to the third resistor (R3) and whose base is connected to the collector of the second transistor (Q2).

公开(公告)号：EP0009083A1

公开(公告)日：1980-04-02

申请号：EP79102419.3

申请日：1979-07-12

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Wilhelm, Wilhelm, Dr. ,  Trinkl, Wolfgang, Dipl.-Ing. ,  Delker, Klaus

IPC分类号： H03K19/092 ,  H04B1/16

CPC分类号： H03K19/01806 ,  H03K19/01812

摘要： Beim Übergang von CML-Schaltungen auf TTL-Schaltungen, für die nur eine gemeinsame Versorgungsspannung vorgesehen ist, muß das Bezugspotential gewechselt werden. Zur Transformation der Signale unter Berücksichtigung möglicher Schwankungen der Versorgungsspannung wird erfindungsgemäß eine Stromspiegel-Schaltung eingesetzt.
Die Erfindung wird vorzugsweise in hochintegrierten CML-Schaltungsanordnungen mit TTL-kompatiblen Signaleingängen und Signalausgängen angewandt.

摘要翻译： 在从CML电路到仅提供一个公共电源电压的TTL电路的转换中，必须改变参考电位。 为了变换信号，考虑到电源电压的可能波动，根据本发明使用电流平衡电路。 本发明优选用于具有TTL兼容信号输入和信号输出的大规模集成CML电路装置。

公开(公告)号：EP0293833A3

公开(公告)日：1990-03-07

申请号：EP88108695.3

申请日：1988-05-31

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Masuoka, Hideaki

IPC分类号： H03K19/092 ,  H03K19/086 ,  H03K19/013

CPC分类号： H03K19/0136 ,  H03K19/086

摘要： An output circuit comprising a differential amplifier circuit (Q1, Q2) for providing a pair of complementary output signals corresponding to an input signal (ei) supplied to first and second signal input terminals (T1, T2) thereof, an output transistor (Q3) having a base connected to one output node (A) of the differential amplifier circuit, a collector connected to a first power source potential supply terminal (Vcc), and an emitter connected to a signal output terminal (T3), a current mirror circuit (Q4, Q5) having a current input terminal (X) connected to a current source (I2) and a current output terminal connected to the signal output terminal (T3), and a capacitor (C1) connected between the other output node (B) of the differential amplifier circuit and the current input terminal (X) of the current mirror circuit.

公开(公告)号：EP0317271A2

公开(公告)日：1989-05-24

申请号：EP88310782.3

申请日：1988-11-15

申请人： APPLIED MICRO CIRCUITS CORPORATION

发明人： Coy, Bruce Harrison ,  Rosky, David Scott

IPC分类号： H03K19/013 ,  H03K5/08 ,  H03K19/092

CPC分类号： H03K19/01812 ,  H03K19/0136

摘要： A method and apparatus for providing ECL output signals to a capacitative load includes differential amplification of input signals with a first output (14) of a differential amplifier (12) connected for establishing a voltage level between voltage limits V cc and V ee at the output of an output driver in response to variations in the first amplifier output. A pull-down transistor (Q8) has a collector connected to the output driver output (20), an emitter connected to the V ee voltage source, and a base coupled through a boost capacitor (C1) to the second amplifier output (16). A voltage clamp embracing a clamp transistor (Q7) with a base connected to receive a predetermined control voltage has an emitter connected to the boost capacitor (C1) and the pull-down transistor (Q8) base and a collector connected to the V cc voltage source. The clamp transistor (Q7) is operated in Darlington configuration to provide a minimum discharge impedance to the base of the pull-down transistor (Q8). A recovery capacitor (C1) is connected between the clamp transistor (Q7) base and the first amplifier output (16) to speed up the clamp transistor's operation.

摘要翻译： 一种用于提供ECL输出信号输出到一个电容负载的方法和装置，包括具有连接在一个输出端建立电压限制Vcc和V形之间的电压电平的差分放大器（12）的第一输出（14）的输入信号的差分放大 响应于在所述第一放大器输出的变化的输出驱动器。 一个下拉晶体管（Q8）具有连接到在连接到V形电压源发射所述输出驱动器的输出（20）的集电极，并通过升压电容器（C1）到所述第二放大器输出端（16）联接的位置。 电压钳拥抱一个钳位晶体管（Q7）具有连接的基地以接收预定的控制电压具有发射极连接至升压电容器（C1）和所述下拉晶体管（Q8）基极和集电极连接到Vcc电压源 ， 钳位晶体管（Q7）的达林顿结构​​被操作以提供最小放电阻抗的下拉晶体管（Q8）的基极。 甲恢复电容器（C1）连接在钳位晶体管（Q7）基极和第一放大器输出端（16），以加快钳位晶体管的操作之间。

公开(公告)号：EP0141159B1

公开(公告)日：1989-05-17

申请号：EP84110630.5

申请日：1984-09-06

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Müller, Horst, Dipl.-Ing.

IPC分类号： H03K19/092 ,  H03K5/02 ,  H03K19/00

CPC分类号： H03K5/02

公开(公告)号：EP0239939A3

公开(公告)日：1988-12-14

申请号：EP87104523

申请日：1987-03-26

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Tsugaru, Kazunori c/o Patent Division ,  Sugimoto, Yasuhiro c/o Patent Division

IPC分类号： H03K19/092 ,  H03K19/094

CPC分类号： H03K19/017518 ,  H03K19/09448

摘要： An input circuit is disclosed, which can be driven by a single power supply, and which can convert an ECL-­level input signal falling to a negative voltage into a CMOS-level signal rising to a positive voltage, and can then supply this CMOS-level signal to an inner cir­cuit. The input circuit comprises a transistor (l3), a bias circuit (22, 23, 30-33), and a current-to-voltage converter (24). The emitter of the transistor (l3) is coupled to an input terminal for receiving a signal of a negative potential. The bias circuit (22, 23, 30-33) applies a negative bias voltage to the base of the tran­sistor (l3). The current-to-voltage converter (24) is connected to the collector of the transistor (l3). The converter (24) outputs a signal first falling to a posi­tive level and then rising to another positive level. That is, the input circuit can convert an input signal of a negative level to a signal of a positive level.

公开(公告)号：EP0092156B1

公开(公告)日：1988-06-22

申请号：EP83103570.4

申请日：1983-04-13

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Nagano, Katsumi

IPC分类号： H03K19/092

CPC分类号： H03K19/01818

公开(公告)号：EP0239841A3

公开(公告)日：1988-01-20

申请号：EP87103438

申请日：1987-03-10

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Tsugaru, Kazunori c/o Patent Division ,  Sugimoto, Yasuhiro c/o Patent Division

IPC分类号： H03K19/094 ,  H03K19/092

CPC分类号： H03K19/017518

摘要： In the output circuit a signal (S) from an internal circuit is supplied to the gate of an N-channel type MOS transistor (ll), a node (N) of two resistors (l3, l4) connected in series across a power supply terminal (l2) and ground is connected to one end of the MOS tran­sistor (ll). An NPN transistor (l5) is connected at its base to the node (N), at its collector to the power supply terminal (l2) and at its emitter to an output terminal (l6). The positive polarity terminal of a power supply (l7) is connected to the power supply terminal (l2) to supply a posi­tive voltage V CC and the negative polarity terminal of another power supply (l9) is connected through a load resistor (l8) to the output terminal (l6) to supply a negative voltage (-V EE ).