利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

107 条记录 (耗时 0.02 秒)

    Bus driver circuit
    2.
    发明公开
    Bus driver circuit 有权
    总线驱动电路

    公开(公告)号：EP0921638A3

    公开(公告)日：1999-06-30

    申请号：EP98309960.7

    申请日：1998-12-04

    申请人： TEXAS INSTRUMENTS DEUTSCHLAND GMBH

    发明人： Rombach, Gerd

    IPC分类号： H03K19/00 ,  H03K19/0175 ,  H03K19/0944

    CPC分类号： H03K19/00384 ,  H03K19/001 ,  H03K19/00376 ,  H03K19/017518

    摘要： The invention provides a method of steam stripping an inorganic powder by contacting the inorganic powder with a silylating agent to form a silylated mixture which is pneumatically transported and contacted with steam to form a vaporous stream. This vaporous stream is then transported to a separation stage and the volatile materials are separated from the inorganic powder.

    摘要翻译： 本发明提供了一种通过使无机粉末与甲硅烷基化试剂接触形成甲硅烷基化混合物汽提无机粉末的方法，该混合物被气动输送并与蒸汽接触以形成蒸气流。 然后将该蒸气流输送至分离阶段，并将挥发性物质与无机粉末分离。

    Square-law clamping circuit
    3.
    发明公开
    Square-law clamping circuit 失效
    与平方律钳位电路

    公开(公告)号：EP0817384A2

    公开(公告)日：1998-01-07

    申请号：EP97114993.5

    申请日：1992-09-17

    申请人： MOTOROLA, INC.

    发明人： Flannagan, Stephen

    IPC分类号： H03K19/003 ,  H03K19/0175

    CPC分类号： H03K19/017527 ,  H03K19/00346 ,  H03K19/017518

    摘要： A regulated BICMOS output buffer (34) improves interfacing to loads such as 3.3 volt integrated circuits. The output buffer (34) provides a first voltage to a base of a pullup transistor (116) in response to a difference between an input voltage and a reference voltage. An emitter of the pullup transistor (116) provides an output signal. A second transistor (102) having characteristics matching those of the pullup transistor (116) receives the first voltage at its base, and provides the input voltage at its emitter. The output buffer (34) changes the first voltage until the voltage at the base of the second transistor (102) equals the reference voltage. Thus, signal reflections on the output signal do not affect the performance of the output buffer. Clamps (99, 120) coupled to the base and emitter of the pullup transistor (116) provide soft clamping according to a square law.

    Backplane bus for differential signals
    7.
    发明公开
    Backplane bus for differential signals 失效
    背板总线的差分信号

    公开(公告)号：EP0695060A1

    公开(公告)日：1996-01-31

    申请号：EP95305029.1

    申请日：1995-07-19

    申请人： AT&T Corp.

    发明人： Morano, David A.

    IPC分类号： H04L12/40 ,  G06F13/40

    CPC分类号： H04L25/0294 ,  H03K17/04106 ,  H03K17/6871 ,  H03K19/017518 ,  H03K19/01806 ,  H04L12/40 ,  H04L25/0272 ,  H04L25/0278 ,  H04L25/0282

    摘要： A differential voltage bus system is disclosed wherein the two leads of the bus (101,102) are biased by the termination networks (103,104) with a predetermined voltage difference representing a digital signal of one binary type. The bus driver (110,120) in each bus master connects a current source (1116) to one of the two bus leads and a current sink (1117) to the other of the two bus leads in response to an input digital signal of the other binary type thereby changing the voltage difference on the bus to represent the other binary type. In response to an input digital signal of the first-mentioned binary type, the bus driver isolates the current source and sink from the bus and connects them together in order to decrease the detrimental effect of transients. The selective switching in the bus driver is performed by MOSFET switches (1110,1111,1112,1113) which are driven by buffer driver circuits each of which uses a combination of MOSFETs and an NPN transistor to drive its respective MOSFET switch with a high peak current thereby enabling rapid switching. The current source and sink in the bus driver also uses a combination of MOSFETs and NPN transistors in order to permit operation of the bus a low voltage levels.

    Low-voltage output driving circuit
    8.
    发明公开
    Low-voltage output driving circuit 失效
    Treiberschaltung mit Niedriger Ausgangspanung。

    公开(公告)号：EP0630109A2

    公开(公告)日：1994-12-21

    申请号：EP94304451.1

    申请日：1994-06-20

    申请人： TEXAS INSTRUMENTS INCORPORATED

    发明人： Gotoh, Kimiko, c/o Japan Texas Instruments Co. Ltd

    IPC分类号： H03K19/0175 ,  H03K19/003

    CPC分类号： H03K19/00315 ,  H03K19/0136 ,  H03K19/017518

    摘要： A low-voltage output driving circuit capable of preventing the generation of leakage current. The circuit includes a transfer gate GT installed between the output S₂ of a first CMOS inverter INV C1 and the node S₁ at the gate of an MOS transistor PT₃ for active pull-up. At the same time, a reference voltage V REF and a voltage level V OUT , which corresponds to the voltage level of the output line of the signal S OUT , are compared by a comparator CMP. When the voltage V OUT is lower than the reference voltage V REF , the transfer gate GT is set to the ON state, and the output of the first CMOS inverter INV C1 is sent to the gate of the transistor PT₃ for active pull-up. The comparator CMP is installed so that when the voltage level V OUT is higher than the reference voltage V REF , the output of the first CMOS inverter INV C1 is prevented from reaching the gate of the transistor PT₃ for active pull-up. Thus, although the input and output can take on any state, the generation of leakage current which flows toward the power supply from the output side can be prevented.

    摘要翻译： 一种能够防止产生漏电流的低压输出驱动电路。 该电路包括安装在第一CMOS反相器INVC1的输出S2和用于主动上拉的MOS晶体管PT3的栅极处的节点S1之间的传输门GT。 同时，通过比较器CMP比较对应于信号SOUT的输出线的电压电平的参考电压VREF和电压电平VOUT。 当电压VOUT低于参考电压VREF时，传输门GT被设置为导通状态，并且第一CMOS反相器INVC1的输出被发送到晶体管PT3的栅极用于主动上拉。 安装比较器CMP使得当电压电平VOUT高于参考电压VREF时，防止第一CMOS反相器INVC1的输出到达用于主动上拉的晶体管PT3的栅极。 因此，尽管输入和输出可以处于任何状态，但是可以防止从输出侧流向电源的泄漏电流的产生。

    Etage de sortie TTL-CMOS pour circuit intégré
    9.
    发明公开
    Etage de sortie TTL-CMOS pour circuit intégré 失效
    TTL-CMOS-Ausgangsstufefürintegrierte Speicherungen。

    公开(公告)号：EP0553020A1

    公开(公告)日：1993-07-28

    申请号：EP93400117.3

    申请日：1993-01-19

    申请人： MATRA MHS

    发明人： Hirschauer, Pierre

    IPC分类号： H03K19/0175 ,  H03K19/00 ,  H03K19/003 ,  H03K19/01

    CPC分类号： H03K19/00346 ,  H03K19/017518

    摘要： L'invention concerne un étage de sortie TTL-CMOS pour circuit intégré.
    Il comprend un transistor bipolaire 1 et un transistor MOS 2 connectés en série entre l'alimentation et la masse, leur point commun formant la borne de sortie BS de l'étage de sortie TTL-CMOS.
    Une première voie d'entrée de commande de commutation comprend un inverseur 3 dont l'entrée forme la borne d'entrée BE de l'étage et dont la sortie est reliée à la grille du transistor MOS 2 par une résistance 4. Une deuxième voie d'entrée de commande de commutation comprend un deuxième inverseur 5, commandé par le premier inverseur 3, et dont la sortie est reliée à la base du transistor bipolaire 1 par l'intermédiaire d'une deuxième résistance 6. Les résistances 4 et 6 permettent de limiter le courant transitoire et le courant moyen fourni par le transistor bipolaire 1.
    Application à la fabrication des circuits intégrés.

    摘要翻译： 本发明涉及用于集成电路的TTL-CMOS输出级。 它包括串联在电源和地之间的双极晶体管1和MOS晶体管2，它们的共同点形成TTL-CMOS输出级的输出端子BS。 用于开关控制的第一输入路径包括反相器3，其反相器3的输入形成该级的输入端BE，并且其输出通过电阻器4连接到MOS晶体管2的栅极。用于切换控制的第二输入路径包括 第二反相器5由第一反相器3控制，并且其输出通过第二电阻器6连接到双极晶体管1的基极。电阻器4和6使得可以限制瞬态电流和输送的平均电流 由双极晶体管1.应用于集成电路的制造。