-
71.发明公开
公开(公告)号：EP2357783A1
公开(公告)日：2011-08-17
申请号：EP10305155.3
申请日：2010-02-16
发明人： Bildgen, Marco , Devin, Jean
CPC分类号： H04N7/1675 , G06F21/10 , G06F21/552 , G06F21/77 , G06F2221/0797 , G06F2221/2105 , G06F2221/2151 , G06F2221/2153 , H04L9/004 , H04L9/0637 , H04L63/1441 , H04N21/4181 , H04N21/4424 , H04N21/4432 , H04N21/4623
摘要： Procédé de détection d'un fonctionnement potentiellement suspect d'un dispositif électronique configuré pour fonctionner au cours de sessions d'activité, comportant au sein du dispositif, une comptabilisation, à partir d'un instant initial (t0), du nombre de sessions d'activité ayant une durée (TR) inférieure à un premier seuil (TS1), et une comparaison de ce nombre avec un deuxième seuil.
摘要翻译： 该方法涉及从时间计数活动的会话的数量为初始（T2），以及数目与阈值（TH1），其中活动会话具有周期（TR）小于另一阈值（TS1）在电子设备内进行比较。 所述装置设置在活动期间会话，其中在另一操作模式中的装置的通道是由前的操作模式不同的，如果活动的会话的数量超过所述阈值前操作以操作模式。 后期阈值等于一分钟，和前门槛狗红色的顺序。 因此独立claimsoft被包括在电子设备，包括处理单元用于在活动会话操作。
-
72.发明公开Circuit intégré muni d'une protection contre des décharges électrostatiques 审中-公开所述的集成电路，其配备有防止静电放电保护
公开(公告)号：EP2355152A1
公开(公告)日：2011-08-10
申请号：EP10197148.9
申请日：2010-12-28
发明人： Tailliet, François
IPC分类号： H01L27/02
CPC分类号： H01L27/0248 , H01L27/0285 , H01L2924/0002 , H01L2924/00
摘要： L'invention concerne un circuit intégré protégé contre des décharges électrostatiques, dont des plots de sortie (3) sont couplés à des étages d'amplification, chaque étage comprenant, entre des premier (V DD ) et second (V SS ) rails d'alimentation, un transistor MOS de puissance à canal P (31) en série avec un transistor MOS de puissance à canal N (33), ce circuit intégré comprenant en outre des moyens de protection pour fermer simultanément les deux transistors lorsqu'une surtension positive survient entre les premier et second rails d'alimentation.
摘要翻译： 该电路具有保护单元包括检测和触发电路包括N沟道MOS晶体管被分别连接到一个供电轨（VSS）和一个P-沟道功率晶体管（31）的栅极，其源极和漏极两端。 栅极被连接的电阻器和边缘检测器的电容器之间。 齐纳二极管被分别直接连接所述轨道和一个P沟道MOS晶体管的栅极之间以及N沟道MOS晶体管的栅极和另一供电轨（VDD）之间。
-
73.发明公开Structure de protection d'un circuit intégré contre des décharges électrostatiques 审中-公开Schutzvorrichtungfüreinen integrierten Schaltkreis gegen elektrostatische Entladungen
公开(公告)号：EP2348528A1
公开(公告)日：2011-07-27
申请号：EP11151892.4
申请日：2011-01-24
发明人： Tailliet, François
IPC分类号： H01L27/02
CPC分类号： H01L27/0262
摘要： L'invention concerne un circuit intégré protégé contre des décharges électrostatiques, ce circuit intégré comprenant des plots d'entrée-sortie (I01, 102, I03) et des premier (40, V DD ) et second (GND) rails d'alimentation, et : un thyristor (43) connecté en direct entre chaque plot d'entrée-sortie et le second rail, chaque thyristor comportant, entre sa gâchette d'anode et son anode une résistance ; entre chaque thyristor et le premier rail, une diode (45) dont l'anode est reliée à la gâchette d'anode du thyristor et dont la cathode est reliée au premier rail par l'intermédiaire d'une résistance (Rd1, Rd2, Rd3) d'ajustement du déclenchement ; et un dispositif de déclenchement (47) adapté à laisser circuler un courant entre les premier et second rails lorsqu'une surtension positive survient entre ces rails.
摘要翻译： 该电路具有直接连接在输入 - 输出端子（IO1）和接地电位（GND）之间的晶闸管（43），并且包括在阳极栅极和阳极之间的电阻器。 二极管（45）设置在晶闸管和电源轨（40）之间，二极管的阳极连接到晶闸管的阳极栅极，阴极通过触发调节电阻（Rd1-Rd3）连接到电源轨 ）。 触发块（47）允许在供电轨和电位之间产生正过电压时，在供电轨和电位之间循环电流。
-
74.发明公开Procédé et dispositif de contremesure pour protéger des données circulant dans un composant électronique 有权在电子电路的方法和电路，用于反防御用于数据保护
公开(公告)号：EP2343806A1
公开(公告)日：2011-07-13
申请号：EP10015368.3
申请日：2010-12-07
IPC分类号： H03K19/003
CPC分类号： H03K19/003
摘要： L'invention concerne un de contremesure dans un circuit logique comprenant une porte logique (OG1, OG2, AG1, AG2) fournissant un signal de sortie binaire (S), le procédé comprenant des étapes de fourniture de données binaires ayant des valeurs aléatoires à des entrées (A1-A4) du circuit logique durant une phase de précharge, de fourniture de données à traiter aux entrées du circuit logique durant une phase de traitement de données, de fourniture en entrée du circuit logique d'un signal de commande de précharge (P) déclenchant une phase de précharge, et sous l'effet du signal de commande de précharge, d'adaptation du fonctionnement d'une porte logique (OG10, AG10, LG) du circuit logique, non équilibrée statistiquement, pour que le signal sortie (S) de la porte logique soit dans un état binaire avec une même probabilité que les données binaires aléatoires fournies en entrée du circuit logique durant la phase de précharge.
摘要翻译： 该方法涉及提供数据时的数据处理阶段进行处理的逻辑电路的输入端（A1-A4），与供应启动的逻辑电路的输入的预充电阶段的预充电指令信号（P）。 逻辑门（AG1，AG2，OG1，OG2）E.G.的运作 AND，NAND，OR或NOR型栅极统计学不平衡逻辑电路，采用如此做了逻辑门的输出信号与一个相同的概率的二进制状态的逻辑电路的输入提供的随机二进制数据 在预充电阶段。 因此独立claimsoft包括用于为一个逻辑电路，以保护在一个便携式设备，包括一个多路转换器的电子部件处理敏感数据的对策方法的装置。
-
公开(公告)号：EP2157608B1
公开(公告)日：2011-07-06
申请号：EP09167014.1
申请日：2009-07-31
发明人： Fornara, Pascal , Marinet, Fabrice
CPC分类号： H01L27/101 , G11C17/16 , H01L27/105 , H01L27/115 , H01L27/11521
-
76.发明授权Détection de données reçues par un dispositif maître dans un protocole de communication unifilaire 有权在单线通信协议使用主控装置接收到的数据的检测
公开(公告)号：EP2109247B1
公开(公告)日：2011-07-06
申请号：EP09157497.0
申请日：2009-04-07
CPC分类号： H04L25/4902 , H04L5/1423
-
77.发明公开
公开(公告)号：EP2330870A1
公开(公告)日：2011-06-08
申请号：EP09168897.8
申请日：2009-08-28
摘要： A pulse-width-modulated (PWM) signal [303] controls a driver signal [304] applied to a load device, such as a lamp [106]. A feedback loop samples the driver signal and software at the device adjusts a pulse width of the PWM signal to ensure that a current level of the driver signal is maintained within specified limits. The feedback loop employs a sampling trigger signal [305] to control sampling of the driver signal. An asserting edge and successive negating edge of the sampling trigger signal are established based on comparison of a counter value to a single programmable time value. Accordingly, the sampling trigger signal will have a fixed pulse width.
摘要翻译： 脉冲宽度调制（PWM）信号[303]控制施加到诸如灯[106]的负载装置的驱动器信号[304]。 反馈回路对驱动器信号进行采样，器件上的软件会调整PWM信号的脉冲宽度，以确保驱动器信号的电流电平保持在指定的限度内。 反馈回路采用采样触发信号[305]来控制驱动器信号的采样。 基于计数器值与单个可编程时间值的比较来建立采样触发信号的断言边缘和连续的反相边缘。 因此，采样触发信号将具有固定的脉冲宽度。
-
78.发明公开Procédé sécurisé de traitement d'un contenu mémorisé au sein d'un composant, et composant correspondant 有权用于处理的部件的存储的内容和相应的组件的安全方法
公开(公告)号：EP2323067A1
公开(公告)日：2011-05-18
申请号：EP10190078.5
申请日：2010-11-05
发明人： Marinet, Fabrice , Lisart, Mathieu
CPC分类号： H04L9/088 , G06F3/0623 , G06F3/0644 , G06F3/0688 , G06F11/1458 , G06F12/1408 , G06F21/62 , G06F21/77 , G06F21/78 , G06F2212/402
摘要： Le composant comprend un première mémoire (MM) comportant une première partie (PI) possédant un contenu modifié avec une première entité de modification (K1) et une deuxième partie (P2) possédant un contenu modifié avec une deuxième entité (K2), un moyen de stockage (MS) configuré pour stocker la première entité (K1) de façon secrète, une mémoire non volatile (VNM) stockant une information d'entité représentative de la deuxième entité (K2) à un endroit (END) désigné par une première indication (INDK2) contenue dans ladite première partie de la première mémoire.
摘要翻译： 该方法涉及在部件收容（200）的实体，并且表示由指示与存储器部分指定在位置提供非易失性存储器的另一实体的实体信息项。 逆修改处理被应用于使用实体获取指示存储器部分的经修改的内容。 另一个实体是由指示与逆变形处理获得后在非易失性存储器中提供实体的信息项获得。 一个独立的claimsoft包含用于分量。
-
79.发明公开Dispositif de mémoire du type électriquement programmable et effaçable, à deux cellules par bit 审中-公开Speichervorrichtung vom elektrisch programmierbaren undlöschbarenTyp mit zwei Zellen pro Bit
公开(公告)号：EP2320427A1
公开(公告)日：2011-05-11
申请号：EP10188638.0
申请日：2010-10-25
发明人： Tailliet, François
CPC分类号： G11C16/0441 , G11C16/10
摘要： Le dispositif de mémoire comprend au moins un point mémoire (PTM) du type non volatile électriquement programmable et effaçable comportant deux cellules mémoire (CEL1, CEL2) respectivement connectées à deux lignes de bits (BL+, BL-) par l'intermédiaire de deux transistors de sélection de lignes de bits. La borne commune (S1) entre le transistor de sélection de ligne de bit (TSBL1) et le transistor à grille flottante (TGF1) de chaque cellule-mémoire (CEL1) du point-mémoire est connectée à la grille de commande (CG2) du transistor à grille flottante (TGF2) de l'autre cellule-mémoire (CEL2) du point-mémoire.
摘要翻译： 该器件具有非易失性电可编程和可擦除存储点（PTM），其包括使用两个位线选择晶体管分别连接到位线的存储单元（CEL1，CEL2）。 一个存储单元的位线选择晶体管（TSBL1）和浮栅晶体管（TGF1）之间的公共端子（S1）连接到另一个存储单元的另一个浮栅晶体管（TGF2）的控制栅极（CG2）。
-
80.发明公开Dispositif de mémoire à protocole série et procédé d'adressage correspondant 审中-公开Speiserhervorrichtung mit Serienprotokoll，und entsprechendes Aufrufverfahren
公开(公告)号：EP2315211A1
公开(公告)日：2011-04-27
申请号：EP10187015.2
申请日：2010-10-08
发明人： Tailliet, François
摘要： Le dispositif de mémoire comprend un plan mémoire physique (PMP) comportant m premières rangées physiques (RGPli) s'étendant selon une première direction et n deuxièmes rangées physiques (RGP2j) s'étendant selon une deuxième direction, des moyens de réception pour recevoir une adresse logique (ADR) désignant une première rangée logique (RGli) et une deuxième rangée logique (RG2j) d'un plan mémoire logique matriciel (PML), possédant 2 p premières rangées logiques s'étendant selon la première direction et 2 q deuxièmes rangées logiques s'étendant selon la deuxième direction, en ce que en ce que m et n sont chacun différents d'une puissance de deux, m étant un multiple de 2 k , k étant inférieur ou égal à p, et le produit de m par n étant égal à l'entier le plus proche par excès de 2 p+q , et en ce qu'il comprend des moyens d'adressage du plan mémoire physique (PMP) configurés pour adresser une première rangée physique et une partie seulement d'une deuxième rangée physique à partir du contenu de ladite adresse logique reçue et du reste d'une division euclidienne d'une partie du contenu de cette adresse logique reçue par m/2 k .
摘要翻译： 该设备具有物理存储器平面（PMP），其具有沿着不同方向延伸的m和n个物理线。 接收指定矩阵逻辑存储器平面的逻辑线的逻辑地址。 寻址物理存储器平面以根据接收到的逻辑地址和接收到的逻辑地址的内容部分的欧氏距离的余数来寻址物理线路。 包括用于寻址存储器件的方法的独立权利要求。
-
-
-
-
-
-
-
-
-
搜索结果
490 条记录 (耗时 0.041 秒)
