Telecommunication system for transmitting cells through switching nodes interconnected by groups of transmission links
    71.
    发明公开
    Telecommunication system for transmitting cells through switching nodes interconnected by groups of transmission links 失效
    用于通过交换节点的消息单元的传输的电信系统是由传输线组相互连接。

    公开(公告)号:EP0524350A1

    公开(公告)日:1993-01-27

    申请号:EP91201915.5

    申请日:1991-07-22

    IPC分类号: H04L12/56

    摘要: A telecommunication system for transmitting cells through switching nodes (N1-3) interconnected by groups (LG12, LG23) of transmission links, each node including an asynchronous switching network (SN1-3) which comprises several switch elements. At least one of these switch elements posseses a routing group possiblity whereby the cells are distributed over its outlets and so further over the different transmission links of the link group to which the switching network is connected. This distribution is performed in function of a self-routing tag which is derived from external routing data associated with the cell. At the input ports of either each or only the first switching network (SN1) of the system, the external routing data is translated in a self-routing tag which is for instance added to the header of the cell, whilst at the output ports of each or of only the last switching network (SN3) of the system respectively, the self-routing tag is removed from this header.
    Some switch elements possesse a multicast possibility whereby the cells are transferred to several outlets thereof and thereby to several link groups to which the switching network is connected.

    摘要翻译: 用于通过由组传输链路(LG12,LG23),其包括数个开关元件的每个节点包括上异步交换网络(SN1-3)互连的交换节点(N1-3)发射单元的电信系统。 合成开关元件中的至少一个posseses路由组方法可行,由此将细胞分布在它的出口,因此进一步到哪个开关网络被连接在链路组的不同的传输链路。 这种分布是在自路由标签的所有其从与所述小区相关联的外部路由数据导出的函数来执行。 在任一的每一个或仅仅第一开关网络(SN1)的系统中,外部路由数据被转换成一个自路由标签的所有其例如添加至细胞的头部,而在输出端口上的输入端口 的每一个或仅仅分别系统的负载交换网络(SN 3),自路由标签从该头中删除。 一些开关元件possesse组播可能性,由此细胞转移到几个出口它们并从而到数链路组开关网络被连接到哪个。

    Communication switching module
    74.
    发明公开
    Communication switching module 失效
    Kommunikations-Vermittlungsmodul。

    公开(公告)号:EP0446492A1

    公开(公告)日:1991-09-18

    申请号:EP90200593.3

    申请日:1990-03-14

    IPC分类号: H04L12/56

    摘要: A communication switching module (SM, SM', SM'') used in module- stages of a multi- path self- routing switching network (SN) and able to transfer cells or packets of information from any input thereof to at least one of the outputs thereof. The switching module is built up with at least two stages (ISE11-14; ISE21-24; ISE31-34) of switching elements (ISE) each able to transfer these cells from inlets thereof to at least one outlet thereof. The switching element (ISE) as well as the switching module (SM, SM', SM'') has at least three outlets/ outputs which are arranged in routing- groups/ module- routing- groups to anyone outlet/ output of which a cell may be transferred respectively, each module- routing group including at least a routing group of one switching element of the last stage. The switching elements of a given stage (ISE11-14; ISE21-24) are coupled to the switching elements of the following stage (ISE21-24; ISE31-34) via bundles of Li (8) links, each of these links being constituted by an outlet-  to- inlet connection, and Li (8) is at least equal to the number of the outlets comprised in the routing group having the smallest number of outlets that a switching element (ISE) can sustain for realizing a predetermined minimum traffic performance at a predetermined maximum load on its outlets.
    The switching module is built on a printed board assembly (PBA) carrying a plurality of switching elements (ISE) each built on a Large Scale Integrated (LSI) electronic circuit.

    摘要翻译: 一种在多路径自路转换交换网络(SN)的模块级中使用的能够将信元或其信息包从其任何输入传送到以下各项中的至少一个的通信交换模块(SM,SM',SM“) 其输出。 开关模块由至少两个开关元件(ISE11-14; ISE21-24; ISE31-34)构成,每个开关元件能够将这些电池从其入口转移到至少一个出口。 开关元件(ISE)以及开关模块(SM,SM',SM“)具有至少三个出口/输出,其布置在路由组/模块路由组中,任何出口/输出 单元可以分别传送,每个模块路由组至少包括最后一级的一个交换单元的路由组。 给定级(ISE11-14; ISE21-24)的开关元件通过Li(8)链路的捆绑耦合到后级(ISE21-24; ISE31-34)的开关元件,这些链路中的每一个被构成 通过出口到入口连接,并且Li(8)至少等于开关元件(ISE)能够维持以实现预定的最小流量的具有最小出口数的路由组中包括的出口的数量 在其出口处的预定最大负载下的性能。 开关模块构建在承载大量集成(LSI)电子电路上的多个开关元件(ISE)的印刷电路板组件(PBA)上。

    Switching converter
    75.
    发明公开
    Switching converter 失效
    Schaltnetzteil。

    公开(公告)号:EP0446490A1

    公开(公告)日:1991-09-18

    申请号:EP90200575.0

    申请日:1990-03-12

    IPC分类号: H02M3/335 H04M19/00

    CPC分类号: H02M3/33507

    摘要: The switching converter mainly includes a duty cycle controller (DCC) whose output controls a switch (T1) for transferring energy from an input (VIN) to an output (VOUT). DCC includes a sawtooth generator (ST) and a pulse generator (NL) whose output signals (STO, NLO) are OR-ed and then compared with an error voltage (VE), derived from the output voltage (VOUT) and a reference voltage (VREF1), so as to produce an output signal the duty cycle of which linearly varies from a predetermined non-zero value onwards, thus ensuring that during each cycle T1 is activated for a minimum duration.

    摘要翻译: 开关转换器主要包括一个占空比控制器(DCC),其输出控制用于将能量从输入(VIN)传送到输出(VOUT)的开关(T1)。 DCC包括锯齿波发生器(ST)和脉冲发生器(NL),其输出信号(STO,NLO)被OR编辑,然后与从输出电压(VOUT)和参考电压(VOUT)导出的误差电压(VE)进行比较 (VREF1),以产生输出信号,其占空比从预定的非零值向上线性变化,从而确保在每个周期T1中激活最小持续时间。

    VOLTAGE SELECTOR AND COMPARATOR USED THEREWITH
    76.
    发明公开
    VOLTAGE SELECTOR AND COMPARATOR USED THEREWITH 失效
    电压比较器。

    公开(公告)号:EP0424390A1

    公开(公告)日:1991-05-02

    申请号:EP89904035.0

    申请日:1989-04-01

    IPC分类号: G01R19 H03K5 H03K17

    摘要: Un sélecteur de tension utilise un comparateur (COMP) afin de bloquer le potentiel (VSUB) d'un substrat à dopage p d'un circuit intégré de ligne d'abonnement de télécommunication, à la tension la plus négative apparaissant au niveau de deux bornes d'entrée (V1/2), une étant alimentée par la tension d'une batterie, et l'autre par une tension synthétisée, l'une et l'autre variant dans une plage relativement large et l'une pouvant être plus négative que l'autre. Lorsque V1/2 sont connectées à VSUB par des transistors (N1/2) DMOS respectifs, V1/2 constituent également les entrées de COMP dont les sorties (C1/2) sont connectées aux portes des transistors DMOS . Ledit comparateur est conçu de manière à permettre un changement rapide des états de conductivité opposée de N1 et de N2, lorsque se produit une inversion dans les amplitudes relatives des tensions V1 et V2, la chute de tension dans un transistor conducteur N1/2 étant bien inférieure à celle enregistrée lorsque l'on utilise des diodes de blocage.

    SEMICONDUCTOR DEVICE AND ARRANGEMENT
    77.
    发明授权
    SEMICONDUCTOR DEVICE AND ARRANGEMENT 失效
    半导体器件和布置

    公开(公告)号:EP0210173B1

    公开(公告)日:1990-08-16

    申请号:EP85902502.5

    申请日:1985-05-01

    申请人: ALCATEL N.V.

    IPC分类号: H01L29/08 H01L29/743

    摘要: The semiconductor device and arrangement include a thyristor switch (T1-T3) with associated turn-on (DM) and turn-off (PM1, PM2) devices. The thyristor switch includes a PNP transistor (T1) and one or two NPN transistors (T2, T3) each of which has an emitter constituted by a path of separate regions (115) of N+ material each completely surrounded by P+ material of a zone (110). This path either has a boat shape and partly surrounds and is located at a constant distance of a substantially rectangular zone (109) of P+ material constituting the emitter of the PNP transistor (T1), or has an S-shape and is located at a constant distance of the S-shaped emitter of the PNP transistor (T1).

    ELECTRONIC DEVICES AND SIGNAL COMPARATOR USING SAME
    78.
    发明公开
    ELECTRONIC DEVICES AND SIGNAL COMPARATOR USING SAME 失效
    电子协定和信号装置,他们使用。

    公开(公告)号:EP0376953A1

    公开(公告)日:1990-07-11

    申请号:EP88905804.0

    申请日:1988-06-30

    IPC分类号: G05F3 H03F3 H03K3

    摘要: La présente invention se rapporte à un dispositif à double état (ST), à une source de courant (BS), à une dispositif bistable (FF) et à un circuit d'entrée (IC), qui sont tous associés pour former un comparateur de signaux. Le dispositif à double état (ST) est constitué par un trigger de Schmitt qui comprend des dispositifs de commande de courant (N17, P13; N18, P14) servant à fournir un courant destiné à contrebalancer les deviations dans des paramètres de construction des transistors, de sorte que les caractéristiques de fonctionnement dudit dispositif restent identiques d'une opération à l'autre. La source de courant (BS) utilise un courant à configuration spéculaire et est commandée via un branchement couplé entre les bornes d'alimentation de tension (VDD; VSS). Deux (N2, N3) des quatres transistors connectés en séries (N1 à N4) faisant partie de ce branchement ont un paramètre largeur sur la longueur W/L des canons supérieur, de sorte que des sources de courant identiques (BS) peuvent être produites à grande échelle, dès lors que le courant (I5; II) fourni par lesdites sources est indépendant des tensions seuil des transistors constitutifs. Le dispositif bistable (FF) est constitué par un circuit flip-flop qui comporte des bornes d'entrée et de sortie différentielles communes (T1; T2) et est utilisé pour associer les circuits d'entrée (EC) ayant une sortie différentielle analogique et le dispositif à double état (ST) ayant une entrée différentielle numérique. Les bornes d'entrée/sortie de ce dispositif à double état sont shuntées par un transistor MOS (N14) à chaque signal d'horloge élevé (CLK), grâce auquel la tension commune s'appliquant sur ces bornes se trouve à mi-chemin entre la tension d'alimentation, de sorte que, lorsque les tâches changent, ces tensions n'ont varié qu'une moitié au lieu de parcourir l'entière différence de tension. Ainsi, on obtient une commutation plus rapide des dispositifs à double état. Le circuit d'entrée (IC) est constitué par un circuit d'entrée différentielle haute

    SYNCHRONIZING CIRCUIT
    80.
    发明公开
    SYNCHRONIZING CIRCUIT 失效
    同步电路。

    公开(公告)号:EP0364451A1

    公开(公告)日:1990-04-25

    申请号:EP88902850.0

    申请日:1988-03-26

    IPC分类号: H04L7

    CPC分类号: H04L7/0337

    摘要: Le circuit de synchronisation décrit comprend un circuit de retard variable (DLC) à travers lequel passe un signal d'entrée (DIN) destiné à régler la phase d'un signal de sortie régénéré (DIN1) par rapport à un signal d'horloge (CL1) à la fréquence du signal d'entrée, ainsi qu'un circuit de décision (DC) servant à régler le retard variable (DL1/8) de sorte que celui-ci couvre la moitié d'une période du signal d'entrée et, après avoir détecté une absence prédéterminée de synchronisme, modifie la valeur du retard variable pour qu'il puisse être réglé de façon à couvrir l'autre moitié de la période.