公开(公告)号：EP3125273A1

公开(公告)日：2017-02-01

申请号：EP15179239.7

申请日：2015-07-31

申请人： IMEC VZW

发明人： Kunert, Bernadette ,  Langer, Robert ,  Eneman, Geert

IPC分类号： H01L21/02 ,  H01L29/423

CPC分类号： H01L29/1054 ,  H01L21/02381 ,  H01L21/02455 ,  H01L21/02469 ,  H01L21/02513 ,  H01L21/02524 ,  H01L21/02532 ,  H01L21/30612 ,  H01L21/3245 ,  H01L21/823807 ,  H01L21/823821 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/161 ,  H01L29/42356 ,  H01L29/775

摘要： A semiconductor structure comprising:
a. A monocrystalline substrate (1) having a top surface,
b. A non-crystalline structure (2) overlying said monocrystalline substrate and comprising an opening having a width smaller than 10 microns and exposing part of the top surface of said monocrystalline substrate,
c. A buffer structure (3) having a bottom surface abutting said part and a top surface having less than 10 8 threading dislocations per cm 2 , said buffer structure (3) being made of a material having a first lattice constant, and
d. One or more group IV monocrystalline structures (4) abutting said buffer structure (3) and being made of a material having a second lattice constant, different from said first lattice constant.

摘要翻译： 一种半导体结构，包括：a。 具有顶表面的单晶衬底（1），b。 c。一种非晶体结构（2），覆盖所述单晶衬底并且包括宽度小于10微米的开口，并暴露所述单晶衬底的顶表面的一部分，c。 具有邻接所述部分的底表面和每cm 2具有少于10 8个穿透位错的顶表面的缓冲结构（3），所述缓冲结构（3）由具有第一晶格常数的材料制成，d。 一个或多个IV族单晶结构（4）邻接所述缓冲结构（3）并且由具有与所述第一晶格常数不同的第二晶格常数的材料制成。

公开(公告)号：EP2930752A3

公开(公告)日：2016-01-20

申请号：EP15159942.0

申请日：2015-03-19

申请人： IMEC VZW ,  Samsung Electronics Co., Ltd.

发明人： Lee, Seung Hun ,  Eneman, Geert

IPC分类号： H01L29/10 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/3065 ,  H01L21/3083 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/267 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for manufacturing a transistor device comprising a channel layer, the method comprising:
- providing a substrate;
- epitaxially growing a strained layer on the substrate (defect free);
- epitaxially growing the channel layer on the epitaxially grown strained layer.
- proving a gate structure on the channel layer,
- selectively etching into the channel layer and at least partially in the epitaxially grown strained layer, thereby using the gate structure as a mask, and thereby creating a protrusion extending from the substrate, the protrusion comprising a portion of the channel layer and at least an upper portion of the epitaxially grown strained layer, allowing elastic relaxation in the portions.

公开(公告)号：EP2978017B1

公开(公告)日：2020-09-02

申请号：EP15176745.6

申请日：2015-07-15

申请人： IMEC VZW ,  Samsung Electronics Co., Ltd.

发明人： Lee, Seung Hun ,  Eneman, Geert

IPC分类号： H01L21/8238 ,  H01L29/78 ,  H01L27/092

公开(公告)号：EP3070737A1

公开(公告)日：2016-09-21

申请号：EP15159324.1

申请日：2015-03-17

申请人： IMEC VZW ,  GlobalFoundries, Inc.

发明人： Pawlak, Bartlomiej Jan ,  Eneman, Geert

IPC分类号： H01L21/765 ,  H01L29/10 ,  H01L29/78

CPC分类号： H01L29/7827 ,  H01L21/76 ,  H01L21/765 ,  H01L29/0607 ,  H01L29/0657 ,  H01L29/1083 ,  H01L29/42356

摘要： A vertical Fin-FET semiconductor device comprising:
a. a semiconductor substrate,
b. a current-blocking structure disposed on the semiconductor substrate and comprising:
i. a first layer of a first conductive type,
ii. a layer of a second conductive type overlaying the first layer,
iii. a second layer of the first conductive type overlying the layer of the second conductive type, and

c. at least one vertical semiconductor fin disposed on the current-blocking structure, wherein said fin comprises the following portions:
i. a doped bottom portion contacting the current-blocking structure,
ii. a doped top portion opposite to the doped bottom portion, and
iii. an undoped portion present between the doped bottom portion and the doped top portion. A method to produce the same.

摘要翻译： 一种垂直Fin-FET半导体器件，包括：a。 半导体衬底，b。 电流阻挡结构，设置在所述半导体衬底上，并且包括：i。 第一导电类型的第一层，ii。 覆盖第一层的第二导电类型的层，iii。 覆盖第二导电类型的层的第一导电类型的第二层，以及c。 设置在电流阻挡结构上的至少一个垂直半导体鳍片，其中所述鳍片包括以下部分：i。 与电流阻挡结构接触的掺杂底部部分，ii。 掺杂的顶部与掺杂的底部相对，以及iii。 存在于掺杂底部部分和掺杂顶部部分之间的未掺杂部分。 一种生产它的方法。

公开(公告)号：EP2930752A2

公开(公告)日：2015-10-14

申请号：EP15159942.0

申请日：2015-03-19

申请人： IMEC VZW ,  Samsung Electronics Co., Ltd.

发明人： Lee, Seung Hun ,  Eneman, Geert

IPC分类号： H01L29/10 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/3065 ,  H01L21/3083 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/267 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for manufacturing a transistor device comprising a channel layer, the method comprising:
- providing a substrate;
- epitaxially growing a strained layer on the substrate (defect free);
- epitaxially growing the channel layer on the epitaxially grown strained layer.
- proving a gate structure on the channel layer,
- selectively etching into the channel layer and at least partially in the epitaxially grown strained layer, thereby using the gate structure as a mask, and thereby creating a protrusion extending from the substrate, the protrusion comprising a portion of the channel layer and at least an upper portion of the epitaxially grown strained layer, allowing elastic relaxation in the portions.

摘要翻译： 一种制造包括沟道层的晶体管器件的方法，所述方法包括：提供衬底; - 在衬底上外延生长应变层（无缺陷）; - 在外延生长的应变层上外延生长沟道层。 - 证明沟道层上的栅极结构， - 选择性地蚀刻到沟道层中并且至少部分地在外延生长的应变层中蚀刻，由此使用栅极结构作为掩模，从而产生从衬底延伸的突起，所述突起包括 沟道层的一部分和至少外延生长的应变层的上部，允许部分弹性松弛。

公开(公告)号：EP3016143A1

公开(公告)日：2016-05-04

申请号：EP14191340.0

申请日：2014-10-31

申请人： IMEC VZW

发明人： Collaert, Nadine ,  Eneman, Geert ,  Horiguchi, Naoto ,  Kim, Min-Soo ,  Rooyackers, Rita ,  Veloso, Anabela ,  Witters, Liesbeth

IPC分类号： H01L29/423 ,  H01L29/786 ,  H01L29/66

CPC分类号： H01L21/76224 ,  H01L21/32 ,  H01L21/32055 ,  H01L29/0649 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/78696

摘要： A method for forming a transistor structure comprising a fin-shaped channel structure, comprising:
- providing a layer stack embedded laterally in STI structures;
- recessing the STI structures adjacent to the layer stack to thereby expose an upper portion of the layer stack, the upper portion comprising at least a channel portion;
- providing one or more protection layers on the upper portion of the layer stack;
- after providing one or more protection layers, further recessing the STI structures selectively to the protection layers and the layer stack, to thereby expose a central portion of the layer stack;
- removing the central portion of the layer stack, resulting in a freestanding upper part and a lower part of the layer stack being physically separated from each other;
wherein providing the layer stack comprises providing an etch stop layer at a position directly below the channel portion, such that the freestanding upper part of the layer stack comprises an etch stop layer at its lower surface after selectively removing the central portion.

摘要翻译： 一种用于形成包括鳍状沟道结构的晶体管结构的方法，包括：提供在STI结构中横向嵌入的层堆叠; - 将STI结构凹陷到层堆叠附近，从而暴露层堆叠的上部，上部至少包括通道部分; - 在所述层堆叠的上部提供一个或多个保护层; - 在提供一个或多个保护层之后，进一步将STI结构选择性地凹入保护层和层堆叠，从而暴露层堆叠的中心部分; - 去除层堆叠的中心部分，导致层堆叠的独立上部和下部在物理上彼此分离; 其中提供层堆叠包括在通道部分正下方的位置处提供蚀刻停止层，使得层堆叠的独立上部在选择性地去除中心部分之后在其下表面处包含蚀刻停止层。

公开(公告)号：EP2978017A1

公开(公告)日：2016-01-27

申请号：EP15176745.6

申请日：2015-07-15

申请人： IMEC VZW ,  Samsung Electronics Co., Ltd.

发明人： Lee, Seung Hun ,  Eneman, Geert

IPC分类号： H01L21/8238 ,  H01L29/78 ,  H01L27/092

摘要： A CMOS semiconductor FinFET device and a method for manufacturing a CMOS semiconductor FinFET device is disclosed. The device comprises a NFinFET and PFinFET having a channel region comprising Ge on a common strain-relaxed buffer layer comprising SiGe. The concentration of Ge in the channel regions is higher than the concentration of Ge in the strain-relaxed buffer layer. The device further comprises a source/drain region for the NFINFET, the source/drain region comprising SiGe; and a source/drain region for the PFINFET, the second source/drain region comprising Ge.

摘要翻译： 一种CMOS半导体FinFET器件以及用于制造CMOS半导体FinFET器件的方法游离缺失盘。 该装置包括一个NFinFET和PFinFET具有共同应变弛豫的缓冲层包括硅锗上包括锗的沟道区。 Ge的沟道区中的浓度比的Ge中的应变弛豫的缓冲层的浓度高。 该装置还包括一个源极/漏极区域为NFINFET，源极/漏极区，其包含硅锗; 和用于PFINFET一个源极/漏极区，所述第二源极/漏极区，其包含的锗。