利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.011 秒)

    Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration
    2.
    发明公开
    Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration 失效
    Hochintegrierte Halbleiteranordnung enthaltend eine Dioden- / Widerstandskonfiguration。

    公开(公告)号：EP0000472A1

    公开(公告)日：1979-02-07

    申请号：EP78100195.3

    申请日：1978-06-19

    申请人： International Business Machines Corporation

    发明人： Klein, Wilfried ,  Klink, Erich, Dipl.-Ing. ,  Rudolph, Volker, Dipl.-Phys. ,  Wernicke,Friedrich,Dipl.-Ing.

    IPC分类号： H01L27/06 ,  G11C11/40

    CPC分类号： H01L27/0788 ,  G11C11/416

    摘要： Eine hochintegrierte Halbleiteranordnung für eine Dioden-/Widerstandskonfiguration läßt sich erreichen durch eine besondere Integration einer Schottky-Diode mit einem Pinch-Widerstand, dessen Pinch-Dotierungsbereich (5) das Kathodenanschlußdotierungsgebiet der Schottky-Diode darstellt. Der Schottky-Kontakt wird gleichzeitig mit dem Widerstandsanschluß durch eine gemeinsame den zugehörigen P/N-Übergang überlappende Elektrode (A) gebildet. Derweitere Kontakt für den Widerstand 1 äßt sich dadurch einsparen, daß sich der Widerstandsbereich (4) bis in den umgebenden Isolationsbereich (2) hinein erstreckt, über dessen Potential die entsprechende Spannungszufuhr beim Einsatz des Widerstandes als Ableitwiderstand erfolgt.

    摘要翻译： 高度集成的半导体器件旨在作为与集成存储器的选择器线路配合的分离二极管。 电阻器（R）是夹紧型的，其钳位掺杂区域（5）大于电阻器掺杂区域（4）的横截面尺寸。 同时，其形成用于肖特基二极管（D）的阴极连接掺杂区域。 优选地，夹持掺杂区域携带用于肖特基二极管阴极端子的连接触点（K）。 该掺杂区域具有与周围半导体材料（3）相同的导电性，但是具有较高的掺杂速率，足以与该区域上的金属电极形成欧姆接触。 在夹持掺杂区域外部的电阻区域（4）上设置有延伸超过电阻区域的金属接触（A）。

    Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher
    5.
    发明公开
    Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher 失效
    用于位线的选择和放电的方法和电路电容为一个高度集成的半导体存储器MTL。

    公开(公告)号：EP0020995A1

    公开(公告)日：1981-01-07

    申请号：EP80102653.5

    申请日：1980-05-13

    申请人： International Business Machines Corporation

    发明人： Heimeier, Helmut, Dr. ,  Klein, Wilfried ,  Klink, Erich ,  Wernicke, Friedrich

    IPC分类号： G11C11/40 ,  G11C11/24 ,  G11C7/00

    CPC分类号： G11C11/4113 ,  G11C11/4023 ,  G11C11/416

    摘要： Es wird ein Verfahren zum Lesen und/oder Schreiben eines integrierten Halbleiterspeichers beschrieben, dessen Speicherzellen C aus Flip-Flops mit bipolaren Transistoren bestehen. Der zum Lesen und/oder Schreiben der Speicherzellen C erforderliche Strom wird nur durch die Entladung von Eingangskapazitäten CE der nicht angesteuerten Speicherzellen erzeugt und direkt den angesteuerten Speicherzellen C zugeführt. Dies wird durch eine Schaltungsanordnung erreicht, die zwei Schottky-geklemmte Transistoren T46 und T49 mit Schottky-Kollektorkontakten S46 und S49 aufweist, die mit den Bitleitungen BLO und BL1 verbunden sind und bei der die Basen der Schottky-geklemmten Transistoren jeweils mit einer Schreib-/Lese-Leitung WT1 bzw. WTO verbunden sind und die Emitter gemeinsam mit einer Bitselektionsleitung BS.

    摘要翻译： 描述了一种用于集成的半导体存储器，其存储电池由触发器与双极晶体管的C读和/或写的方法。 用于读取和/或存储器单元C的写入所需的电流由该非选择的存储单元的输入CE的放电容量只有产生并直接提供给所选择的存储单元C. 这是通过具有两个肖特基的电路装置实现的钳位晶体管T46和T49与肖特基收集器触点S46和S49，其连接至位线BL0和BL1，并且其中，所述肖特基势的基部夹紧晶体管每一个都具有读/ 读线WT1或WT0连接，并且向BS Bitselektionsleitung公共发射极。

    Elektrische Speicheranordnung und Verfahren zu ihrem Betrieb
    6.
    发明公开
    Elektrische Speicheranordnung und Verfahren zu ihrem Betrieb 失效
    蓄电装置和用于它的操作方法。

    公开(公告)号：EP0020928A1

    公开(公告)日：1981-01-07

    申请号：EP80102232.8

    申请日：1980-04-25

    申请人： International Business Machines Corporation

    发明人： Heimeier, Helmut, Dr. ,  Klein, Wilfried ,  Najmann, Knut ,  Wernicke, Friedrich

    IPC分类号： G11C11/24 ,  G11C11/34 ,  G11C11/40

    CPC分类号： G11C7/062 ,  G11C7/065 ,  G11C7/20 ,  G11C11/4091 ,  G11C11/416

    摘要： Speicherzellen (MC) mit unterschiedlich langen internen Zugriffszeiten (T AO , T A1 ) für die unterscheidbaren Speicherzustände lassen eine Weiterverarbeitung der ausgelesenen Speicherinformation auf der Grundlage der kürzeren Zugriffszeit zu, wenn man zu diesen Speicherzellen Leseschaltkreise (T5, T6, T7, D1) vorsieht, die zu Beginn eines Lesevorgangs auf den mit der längeren internen Zugriffszeit verbundenen Speicherzustand voreingestellt werden. Damit ist lediglich im Falle des Zugriffs zu dem Speicherzustand mit der kürzeren Zugriffszeit eine Umschaltung des voreingestellten Ausgangszustandes notwendig, so dass in die extern verfügbare Zugriffszeit zu diesem Speicherzustand die zugehörige längere interne Zugriffszeit nicht mehr eingeht.

    摘要翻译： 存储器单元（MC）与用于区分的存储器状态的不同长度的内部的访问时间（TA0，TA1）可以进一步的的更短的存取时间的基础上读出的存储器的信息处理要这些存储器单元时，读出电路（T5，T6，T7，D1）提供所述 在读操作的开始被预设在所连接的与更长的内部的访问时间的存储器状态。 因此，预先设定的输出状态的切换是仅在获得具有更短的存取时间的存储器状态的情况下必要的，这样就没有更多的进入在外部可用的访问时间该存储器状态的相关的内部更长的访问时间。