利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.015 秒)

    Shared intelligent memory for the interconnection of distributed micro processors
    4.
    发明公开
    Shared intelligent memory for the interconnection of distributed micro processors 失效
    常见的智能存储分布式微处理器的互连。

    公开(公告)号：EP0374338A1

    公开(公告)日：1990-06-27

    申请号：EP88480102.8

    申请日：1988-12-23

    申请人： International Business Machines Corporation

    发明人： Basso, Claude ,  Pauporte, André ,  Lebizay, Gérald ,  Poiraud, Clément ,  Munier, Jean-Marie

    IPC分类号： G06F9/46 ,  G06F13/16

    CPC分类号： G06F9/544 ,  G06F9/546 ,  G06F13/1652 ,  G06F13/1663

    摘要： In a shared memory system, wherein several memory users MU(11) accede to a plurality of memory banks (17), a set of high level commands (CREATE, PUT, GET, RELEASE, ENQUEUE, DEQUEUE) is provided, to transfer data between a given memory user and the memory banks or another memory user. The high level commands sent by the memory users are built up by memory interfaces MI(13) connected to said memory users, and transmitted through an interconnection network (15) to Packet Memory Command Executors PMCE(12) integrated into each memory bank (17). The high level commands work with data records identified by Logical Record Addresses (LRA) known by the memory users. During execution of the high level commands by the PMCE (12), said LRA are translated into physical addresses corre­sponding to physical address space in the memory banks. Said physical address space dynamically is created and released upon need, through the Create or Release Com­mands.
    A given memory user is not involved at all by management of physical address space, and works only with the LRA of a record.

    摘要翻译： 在共享存储器系统，worin若干存储器用户MU（11）加入到存储体的多个（17），一组高级命令（CREATE，PUT，GET，RELEASE，ENQUEUE，DEQUEUE）的设置，传送数据 一个给定的存储器，并且用户存储体或另一个内存中的用户之间。 （由存储器的用户发送的高级命令被建造由存储器接口MI（13），连接到所述存储器的用户，和反式mitted通过集成到每个存储器组17互连网络（15）到分组存储器命令执行人PMCE（12） ）。 高层次的命令与确定由存储用户称为逻辑记录地址（LRA）dataRecords工作。 期间由PMCE高电平命令的执行（12）。所述LRA被翻译成对应于物理地址空间中的存储体的物理地址。 说物理地址空间动态地创建并根据需要释放，通过建立或释放命令。 一个给定的用户内存是不是在所有涉及的物理地址空间管理，只有有记录的LRA工作。

    Non-locking queueing mechanism
    5.
    发明公开
    Non-locking queueing mechanism 失效
    Nicht-sperrender Warteschlangen机制。

    公开(公告)号：EP0273083A1

    公开(公告)日：1988-07-06

    申请号：EP86430058.7

    申请日：1986-12-30

    申请人： International Business Machines Corporation

    发明人： Giroir, Didier Francis Villa "Le Mazet" ,  Mullery, Alvin Paul ,  Pauporte, André

    IPC分类号： G06F5/06

    CPC分类号： G06F5/12 ,  G06F5/065 ,  G06F2205/123

    摘要： Non-locking queueing mechanism for transferring information from a sending unit (100) to a receiving unit (110) through a queue (120) in which there is no interference between the independent units (sender 100 and receiver 110), while enqueueing or dequeueing and thus avoiding any form of interlock or serialism. The mechanism includes a first pointer (D) identifying the element area in said queueing means (120) where the last dequeued information element, if any, was located, a second pointer register (640) for logging a second pointer (E) identifying the element area in said queueing means where the last enqueued information element, if any, was located, a first control block (610) activated by said sending unit (100) to enqueue said information element into said queueing means (120) and for updating said second pointer, and a second control block (620) activated by said receiving means to dequeue said information element from said queueing means (120) and for updating said first pointer.

    摘要翻译： 非锁定排队机制，用于通过队列（120）将信息从发送单元（100）传送到接收单元（110），其中独立单元（发送方100和接收方110）之间不存在干扰，而排队或出队 从而避免任何形式的互锁或序列化。 该机制包括识别所述排队装置（120）中的最后出队信息元素（如果有的话）所在的元素区域的第一指针（D），用于记录第二指针（E）的第二指针寄存器（640） 在所述排队装置中的最后入队信息元素（如果有的话）所在的元素区域中，由所述发送单元（100）激活的第一控制块（610）将所述信息元素排入所述排队装置（120）并更新所述 第二指针和由所述接收装置激活的第二控制块（620），用于从所述排队装置（120）中出现所述信息元素并更新所述第一指针。

    Unité de commande pouvant être connectée à deux mémoires de vitesses différentes
    6.
    发明公开
    Unité de commande pouvant être connectée à deux mémoires de vitesses différentes 失效
    SteuergerätmitAnschlussmöglichkeita zwei Speicher unterschiedlicher Geschwindigkeit。

    公开(公告)号：EP0082903A1

    公开(公告)日：1983-07-06

    申请号：EP81430046.3

    申请日：1981-12-29

    申请人： International Business Machines Corporation

    发明人： Lechaczynski, Michel ,  Pauporte, André ,  Thery, Pierre ,  Waller, Richard

    IPC分类号： G06F13/00 ,  G06F13/14 ,  G06F9/26

    CPC分类号： G06F9/3814 ,  G06F9/26 ,  G06F9/3802 ,  G06F12/08 ,  G06F13/4243

    摘要： Unité de commande centrale (CCU 2-1 et 2-2) dans laquelle deux mémoires sont prévues (10 et 11) pour le stockage du programme de commande et des données. La mémoire 11 est une mémoire rapide qui sert au stockage des instructions et données les plus fréquemment utilisées et la mémoire (10) est une mémoire lente de grande capacité que sert au stockage des instructions et données plus rarement utilisées.
    Un signal d'arreêt d'horloge et généré lorsqu'une des mrhoires est occupée.
    Cette unité peut être utilisée pour la commande d'un contrôleur de communications.

    摘要翻译： 1.一种定时中央控制单元（CCU），其经由存储在经由地址总线（16），数据总线（18）和控制总线（19）附接到控制单元的存储单元中的程序的控制下操作，所述中央控制单元 控制单元是微程序类型的单元，并且包括用于存储微代码的永久存储器，每当执行存储程序中的指令时产生多位机器控制字的装置，以及用于禁止时钟的装置，其特征在于：所述 存储单元包括：用于存储最常使用的程序指令和数据的至少一个高速存储器（11），所述存储器具有第一组地址位置，至少一个低速存储器（10），用于存储较不频繁使用的 程序指令和数据，并且具有第二组地址位置，所述高速和低速存储器都由地址总线上的地址信息寻址，并且所述控制单元包括：存储用户指示符（STUI） 具有用于识别请求存储读或写操作的用户的若干输出线（A，B，C），所述用于禁止时钟的装置（51）包括：第一逻辑电路（65），其接收：至少第一位 指示正在执行的操作是存储读或写操作的机器控制字，所述位引起指示在第一输出上生成涉及存储的操作的信号，至少第二 指示存储读或写操作已被启动的机器控制字的位（53），该第二位导致在第二位产生激活所述存储用户指示符的输出行中的至少一个的信号（S STUI） 所述逻辑电路的输出和所述机器控制字的第三位指示所述存储忙状态不是由存储读或写操作产生的，所述第三位导致信号（RST STUI）使所述逻辑电路的输出线停用 存储用户指示器在所述逻辑电路的第三输出线上产生;第二逻辑电路（66），其接收所述存储用户指示符的输出线上的信号，并产生长时间的存储忙信号（STG BSY，82） 由于没有发出存储读或写操作的完成，或者只要所述存储用户指示符的输出线未被去激活，则第三逻辑电路（AND 79）接收来自所述第一逻辑电路的第一输出 和来自所述第二逻辑电路的输出，并且在其输出（52）上提供时钟抑制信号，其中所述第一和第二输出有效。

    Checkpointing mechanism for fault-tolerant systems
    7.
    发明授权
    Checkpointing mechanism for fault-tolerant systems 失效
    检查点机制容错系统。

    公开(公告)号：EP0441087B1

    公开(公告)日：1995-08-16

    申请号：EP90480021.6

    申请日：1990-02-08

    申请人： International Business Machines Corporation

    发明人： Alaiwan, Haissam ,  Basso, Claude ,  Calvignac, Jean ,  Combes, Jacques ,  Kermarec, François ,  Pauporte, André

    IPC分类号： G06F11/20

    CPC分类号： G06F11/2028 ,  G06F11/1658 ,  G06F11/2043

    摘要： A checkpointing mechanism implemented in a data processing system comprising a dual processor configuration gives the system a fault tolerance capability while minimizing the complexity of both the software and the hardware. The active and backup processors are coupled asynchronously with some hardware assist functions comprising a memory change detector which captures the memory changes in the memory of the active processor and a mirroring control circuit which causes the memory changes when committed by establish recovery point signals generated by the active processor to be dumped into the memory of the back up processor so that the backup processor can resume the operations of the active processor from the last established recovery point. The active and backup processors may each be connected to a dedicated memory and recovery point storing means, or to a memory including two dual sides shared by all the processors for storing data structures and recovery points.

    Procédé et dispositif pour l'attribution sélective de ressources d'une unité de commande à un parmi plusieurs utilisateurs
    10.
    发明公开
    Procédé et dispositif pour l'attribution sélective de ressources d'une unité de commande à un parmi plusieurs utilisateurs 失效
    用于选择性地提供一个指示单元的部分，用于在多个用户中的一个方法和装置。

    公开(公告)号：EP0059293A1

    公开(公告)日：1982-09-08

    申请号：EP81430003.4

    申请日：1981-02-27

    申请人： International Business Machines Corporation

    发明人： Lechaczynski, Michel ,  Pauporte, André ,  Thery, Pierre Henry ,  Waller, Richard

    IPC分类号： G06F9/46

    CPC分类号： G06F9/52

    摘要： Procédé et dispositif (35) pour attribuer une ressource telle que la mémoire morte d'une unité de commande à un parmi plusieurs utilisateurs 1 à 6 en fonction de leur ordre de priorité et d'un principe de partage du temps entre les utilisateurs réalisant des opérations les plus longues. Lorsqu'un utilisateur réalisant une opération longue est sélectionné il est maintenu occupé pendant toute la durée de l'opération, mais les autres utilisateurs peuvent être sélectionnés.

    摘要翻译： 1.工艺用于分配所存储的程序的中央控制单元，其周期性地执行所述程序的指令中的至少一个公共资源，内部用户或输入/输出外部用户的多元性到哪个输入/输出适配器连接，每个用户被 能够通过程序启动的操作（PIO）或适配器启动的操作（AIO）与所述中央控制单元进行通信，优先级顺序被分配给每个用户，所述方法包括从所述用户的所有出价的请求资源的分配的接收 中央控制单元和一个选择信号（SEL）的产生在哪个用户指示具有未决出价的，资源shoulderstand雅丁被分配给它的优先级顺序和该控制单元的一个周期中的外部用户分配给当 选择信号指示所述资源没有被shoulderstand分配给它，如果适配器发起操作（AIO）请求所述用户的出价，所述用户剩余BU SY几个循环用于所述手术完成后，在此期间，周期其他用户可以选择，所述方法的特征在做了它包括：记录内部用户出价的量，选择信号表示没有资源shoulderstand的（PIO状态） 被分配给它，当所述内部用户需要具有用于发起操作（PIO）向作为资源外部用户程序，其是忙于ordersThis出价被排队接入，并且在所述时间产生该外部用户保持占线 中，选择信号在了表示otheruser所述公共资源可以被分配的，所述记录的出价被与来自其他用户的出价竞争放置要被选择。当用户ecternal变得自由。