利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.008 秒)

    Multiplexor circuit
    1.
    发明公开
    Multiplexor circuit 失效
    复用器-Schaltung。

    公开(公告)号：EP0273120A1

    公开(公告)日：1988-07-06

    申请号：EP87114916.7

    申请日：1987-10-13

    申请人： International Business Machines Corporation

    发明人： Runyon, Stephen Larry ,  Schmookler, Martin Stanley

    IPC分类号： H03K17/693 ,  H03K3/353

    CPC分类号： H03K17/693 ,  H03K3/3565

    摘要： The circuit includes a plurality of input lines (10, 12, 14) that are each connected to switching devices (22, 24, 26) that gate a selected one of the input lines to an internal node (34). Individual control signals control the operation of each of the switching devices connected to the input lines. An inverter (51) is included having an input connected to the internal node (34) to provide the multiplexor circuit output signal. This output signal is an inversion of the received input signal. A feedback circuit (40) is provided to provide a voltage level to this internal node to ensure a low output level in the absence of any gated input signal.

    摘要翻译： 电路包括多个输入线（10,12,14），每条输入线连接到将选定的一条输入线路选通到内部节点（34）的开关装置（22,24,26）。 单独的控制信号控制连接到输入线路的每个开关装置的操作。 包括反相器（51），其具有连接到内部节点（34）的输入端以提供多路复用器电路输出信号。 该输出信号是接收到的输入信号的反转。 提供反馈电路（40）以向该内部节点提供电压电平，以在没有任何门控输入信号的情况下确保低输出电平。

    Apparatus for performing floating point arithmetic operations
    2.
    发明公开
    Apparatus for performing floating point arithmetic operations 失效
    GerätzumAusführenarithmetischer Gleitkommaoperationen。

    公开(公告)号：EP0377994A2

    公开(公告)日：1990-07-18

    申请号：EP89313405.6

    申请日：1989-12-20

    申请人： International Business Machines Corporation

    发明人： Cocanougher, Daniel ,  Montoye, Robert Kevin ,  Nguyenphu, Myhong ,  Runyon, Stephen Larry

    IPC分类号： G06F7/48

    CPC分类号： G06F9/3889 ,  G06F7/483 ,  G06F7/49947 ,  G06F7/5443

    摘要： A processor for performing floating point arithmetic operations includes a circuit that performs a first floating point arithmetic operation on a set of operands in a first cycle and a second floating point arithmetic operation on an operand and a result of the first floating point arithmetic operation during a second cycle. A control circuit is provided for, in a third cycle, transferring a result of the second floating operation to the first floating point circuit for a first floating point operation in a next successive cycle while rounding the result of the second floating point operation.

    摘要翻译： 用于进行浮点算术运算的处理器包括对第一周期中的一组操作数执行第一个浮点算术运算的电路和一个操作数上的第二个浮点算术运算，以及一个运算的第一个浮点算术运算的结果 第二个循环。 提供一种控制电路，用于在第三个周期内将第二浮动操作的结果传送到第一浮点运算，用于在下一个连续循环中进行第一浮点运算，同时舍入第二浮点运算的结果。