公开(公告)号：EP2416322B1

公开(公告)日：2019-04-03

申请号：EP11170299.9

申请日：2011-06-17

申请人： NXP USA, Inc.

发明人： Nguyen, Huy B ,  Cooper, Troy L. ,  Ramaraju, Ravindraraj ,  Russell, Andrew C

IPC分类号： G11C11/417

公开(公告)号：EP2648187A3

公开(公告)日：2017-10-11

申请号：EP13161832.4

申请日：2013-03-29

申请人： NXP USA, Inc.

发明人： Ashok, Ambica ,  Ramaraju, Ravindraraj ,  Russell, Andrew C

IPC分类号： G11C8/16 ,  G11C8/14 ,  G11C11/419 ,  G11C7/12 ,  G11C7/18

CPC分类号： G11C8/16 ,  G11C7/12 ,  G11C7/18 ,  G11C8/14 ,  G11C11/419

摘要： A multi-port memory cell (112) of a multi-port memory array (104) includes a first inverter (206) that is disabled by a first subset (WWL0-3) of a plurality of write word lines and a second inverter (204), cross coupled with the first inverter (206), wherein the second inverter (204) is disabled by a second subset (WWL4-7) of the plurality of write word lines. A first selection circuit has data inputs coupled to a first subset of a plurality of write bit lines, selection inputs coupled to the first subset of the plurality of write word lines, and an output coupled to the input of the second inverter (204). The second selection circuit has data inputs coupled to a second subset (WBL4-7) of the plurality of write bit lines, selection inputs coupled to the second subset of the plurality of write word lines, and an output coupled to the input of the first inverter (206).

摘要翻译： 多端口存储器阵列（104）的多端口存储器单元（112）包括由多个写字线的第一子集（WWL0-3）禁用的第一反相器（206）和第二反相器 204），与第一反相器（206）交叉耦合，其中第二反相器（204）被多个写字线的第二子集（WWL4-7）禁止。 第一选择电路具有耦合到多个写入位线的第一子集的数据输入，耦合到多个写入字线的第一子集的选择输入以及耦合到第二反相器（204）的输入的输出。 第二选择电路具有耦合到多个写入位线的第二子集（WBL4-7）的数据输入，耦合到多个写入字线的第二子集的选择输入以及耦合到第一 逆变器（206）。