摘要:
An electricity metering device including at least one sigma-delta converter (20) adapted to output a series of digital pulses, a digital counter means (21) for summing the output of the sigma-delta converter and a signalling means (32) to deliver an output signal (38) when the sum reaches a predetermined value, characterised in that the metering device further comprises a means (32, 33) for digitally adjusting the gain of the sigma-delta converter comprising programmable digital memory means (33) adapted to store a parameter representing the gain of the metering device, the value of the parameter being externally programmable, and a digital logic means (32) for logically combining the gain parameter with the digital sum stored in the counter means to determine the number of pulses required before the predetermined value is reached and an output pulse delivered.
摘要:
Un circuit de mesure d'une grandeur physique comprenant un condensateur 2, qui est chargé en utilisant une résistance de référence 3 et une résistance de mesure 4, la résistance de mesure ayant une valeur qui dépend de la valeur d'une grandeur physique, par exemple, de la température, et un dispositif de contrôle 1 qui contrôle et mesure le temps de charge du condensateur en utilisant la résistance de mesure et la résistance de référence indépendamment et simultanément, pour déterminer la valeur de la résistance de mesure. De préférence, la résistance de mesure est une sonde platine pour mesurer la température.
摘要:
Pour éviter des tentatives de fraude, le lecteur est muni d'un détecteur de fil conducteur frauduleuse disposé dans le couloir d'introduction. Le détecteur comprend une plaque conductrice (50) disposée en travers du couloir. La plaque (50) est alimentée par un courant alternatif (62). Lorsqu'un fil conducteur frauduleux (46) est relié à une lame de contact (26) de la tête de lecture (28), le circuit de détection se referme par couplage capacitif entre le fil (46) et la plaque (50).
摘要:
A signal processing circuit, including at least two stages of frequency modulation (25,20; 28, 31, 33) and demodulation of signals applied to or generated within that circuit, characterised in that the modulating and demodulating signal for each stage is an effective square wave and in that the ratio of the frequencies (F1, F2) of the modulating signals for the first and second stages corresponds substantially to the ratio of an even integer to an odd integer, or vice versa, such that there are substantially no common frequencies or harmonics between the first and second modulating signals.
摘要:
A modulated integrator circuit including a means (φin, φch, φma, φdec, C) for frequency modulating an input signal and an integrator means comprising an amplifier (31) and an intregrating capacitor (35) connected across an input and an output of the amplifier, characterised in that the circuit further comprises a storage means (36) in addition to any switching capacitors (C) associated with the modulation of the input signal if present, the storage means (36) being connectable between the input and the output of the amplifier in parallel with the integrating capacitor and operable to store charge associated with the voltage of the output of the amplifier and to transfer such charge to the integrating capacitor to enable reversal of the charge of the integrating capacitor in synchronism with the frequency modulation of the input signal.