公开(公告)号：EP2428985B1

公开(公告)日：2013-04-17

申请号：EP11180701.2

申请日：2011-09-09

申请人： STMicroelectronics (Grenoble 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Morand, Yves ,  Poiroux, Thierry ,  Barbe, Jean-Charles

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/762 ,  H01L29/165

CPC分类号： H01L29/66772 ,  H01L21/76224 ,  H01L21/76283 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/7846

公开(公告)号：EP2428985A1

公开(公告)日：2012-03-14

申请号：EP11180701.2

申请日：2011-09-09

申请人： STMicroelectronics (Grenoble 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Morand, Yves ,  Poiroux, Thierry ,  Barbe, Jean-Charles

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/762 ,  H01L29/165

CPC分类号： H01L29/66772 ,  H01L21/76224 ,  H01L21/76283 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/7846

摘要： L'invention concerne un procédé de fabrication d'un transistor MOS (M) à canal contraint, comprenant les étapes suivantes : (a) former, en surface d'un substrat semiconducteur (10), un transistor MOS comprenant des régions de source et de drain et une grille sacrificielle isolée qui s'étend en partie sur des zones d'isolement (22) entourant le transistor ; (b) former une couche de matériau diélectrique dont la surface supérieure affleure la surface supérieure de la grille sacrificielle ; (c) éliminer la grille sacrificielle ; (d) graver au moins une partie supérieure des zones d'isolement découvertes pour y former des tranchées ; (e) remplir les tranchées d'un matériau (24) adapté à appliquer une contrainte au substrat ; et (f) former, dans l'espace laissé libre par la grille sacrificielle, une grille isolée (12) de transistor MOS.

摘要翻译： 该方法包括在半导体衬底（10）的表面上形成金属氧化物半导体晶体管（M），其中晶体管包括部分地围绕晶体管的隔离区域（22）延伸的绝缘牺牲栅极（12）。 在衬底中形成介电材料层。 门被移除。 未覆盖的隔离区域的上部被蚀刻以形成沟槽。 沟槽填充有适于向基材施加应力的填充材料（24）。 绝缘栅极形成在由牺牲栅极留下的自由空间中。 填充材料选自氮化硅或硅 - 锗。 对于包括金属氧化物半导体晶体管的集成电路，还包括独立权利要求。

公开(公告)号：EP2620984B1

公开(公告)日：2016-09-07

申请号：EP13152758.2

申请日：2013-01-25

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Morvan, Siméon ,  Andrieu, François ,  Barbe, Jean-Charles

IPC分类号： H01L29/78 ,  H01L29/66 ,  H01L21/762 ,  H01L29/10 ,  H01L21/02 ,  H01L29/786 ,  H01L21/66

CPC分类号： H01L21/02107 ,  H01L21/76232 ,  H01L22/12 ,  H01L29/66772 ,  H01L29/7849 ,  H01L29/78684

公开(公告)号：EP2620984A1

公开(公告)日：2013-07-31

申请号：EP13152758.2

申请日：2013-01-25

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Morvan, Siméon ,  Andrieu, François ,  Barbe, Jean-Charles

IPC分类号： H01L29/78 ,  H01L29/66 ,  H01L21/762 ,  H01L29/10

CPC分类号： H01L21/02107 ,  H01L21/76232 ,  H01L22/12 ,  H01L29/66772 ,  H01L29/7849 ,  H01L29/78684

摘要： L'invention concerne un procédé pour contraindre un motif présentant une surface dite de motif (W, LZA), dans une couche de matériau semiconducteur pouvant être en silicium à la surface d'un empilement de couches élaboré à la surface d'un substrat, ledit empilement comprenant au moins une couche contrainte d'alliage Si x Ge y avec x et y des fractions molaires, et une couche d'oxyde de silicium enterrée (BOX), caractérisé en ce que :
- il comporte la gravure en périphérie d'une surface de dimensions supérieures à celles de ladite surface de motif, de la couche d'oxyde de silicium enterrée et de la couche d'alliage Si x Ge y sur au moins une partie de la profondeur de ladite couche d'alliage ;
- la couche d'oxyde de silicium enterrée (BOX) étant située entre ladite couche de matériau semiconducteur pouvant être en silicium et ladite couche contrainte d'alliage Si x Ge y .
Dans le cas d'une structure de transistor, la gravure en périphérie de ladite surface permet d'obtenir un motif ainsi défini possédant des dimensions supérieures à la zone d'intérêt située sous la grille du transistor.
L'invention a aussi pour objet un procédé de fabrication de transistor intégrant ledit procédé

摘要翻译： 该方法包括在具有尺寸比的图案表面的更大的氧化硅的掩埋层，一个表面的周边蚀刻（3）的硅 - 锗合金（2）的上方的深度的一部分的应力层的与 合金，其中氧化硅的掩埋层位于半导体材料层之间即层 硅层（4），和硅 - 锗合金的应力层。 有关合金的层的最佳厚度的趋势的函数被确定的开采作为图案尺寸的函数，以在图案获得最大应力。 因此独立claimsoft包括用于制造晶体管的方法。