公开(公告)号：EP1199800A1

公开(公告)日：2002-04-24

申请号：EP01120438.5

申请日：2001-08-27

申请人： Infineon Technologies AG

发明人： Dietrich, Stefan, Dr. ,  Hein, Thomas ,  Heyne, Patrick ,  Markert, Michael ,  Marx, Thilo ,  Partsch, Torsten ,  Schöniger, Sabine ,  Schrögmeier, Peter ,  Sommer, Michael ,  Weis, Christian

IPC分类号： H03K5/13

CPC分类号： H03K5/133 ,  H03K2005/00065 ,  H03K2005/00071 ,  H03K2005/00091

摘要： Zur Programmierung der Verzögerungszeit eines Signalpfads (1, 2), insbesondere in DRAMs, umfaßt die Schaltungsanordnung zwei eingangsseitig parallel ansteuerbare Signalstrecken (3, 4) mit unterschiedlicher Verzögerungszeit, die über einen Multiplexer auf den Ausgangsanschluß (2) schaltbar sind. Eine Auswahlschaltung (5) umfaßt zwei zwischen die Versorgungsspannung (VDD, VSS) geschaltete Signalstrecken mit zwei in Reihe geschalteten komplementären Transistoren (511, 512; 521, 522) sowie sourceseitigen programmierbaren Elementen. Die Transistoren sind von komplementären Steuersignalen (HSPEED, bHSPEED) ansteuerbar. Dadurch wird eine flexible Programmierung der Verzögerungszeit bei geringem Schaltungsaufwand ermöglicht.

摘要翻译： 电路具有输入和输出连接（1,2），具有不同延迟时间的第一和第二信号路径（3,4），多路复用器（6），具有第一和第二可编程路径的驱动电路（5）以及由 互补控制信号并连接到通常连接到多路复用器控制输入的节点。 只有一个可编程路径被编程为导通，另一个编程为不导通。

公开(公告)号：EP0840448A2

公开(公告)日：1998-05-06

申请号：EP97118722.4

申请日：1997-10-28

申请人： TEXAS INSTRUMENTS INCORPORATED

发明人： Brown, David R.

IPC分类号： H03K5/13 ,  G11C8/00

CPC分类号： G11C7/1045 ,  G11C7/1078 ,  G11C7/109 ,  G11C8/18 ,  H03K5/13 ,  H03K5/131 ,  H03K5/14 ,  H03K2005/00091

摘要： A system and method for providing a programmable delay to an input signal in a device requiring setup and hold times for input signal, such as a DRAM device. In one embodiment, the programmable delay network 5 comprises a plurality of delay devices and at least one fuse connected between the input of the delay network 5 and the output of the delay network 5. Each fuse can connect in series with at least one delay device in such a manner that opening a fuse, or a combination of fuses, changes the amount of delay time the input signal experiences through the delay network.

摘要翻译： 一种用于向需要设备和保持时间的设备（诸如DRAM设备）中的输入信号提供可编程延迟的系统和方法。 在一个实施例中，可编程延迟网络5包括多个延迟装置和连接在延迟网络5的输入端和延迟网络5的输出端之间的至少一个熔断器。每个保险丝可以与至少一个延迟装置串联连接 以这样的方式，打开熔丝或熔丝的组合改变了输入信号通过延迟网络经历的延迟时间的量。

公开(公告)号：EP1199800B1

公开(公告)日：2003-10-29

申请号：EP01120438.5

申请日：2001-08-27

申请人： Infineon Technologies AG

发明人： Dietrich, Stefan, Dr. ,  Hein, Thomas ,  Heyne, Patrick ,  Markert, Michael ,  Marx, Thilo ,  Partsch, Torsten ,  Schöniger, Sabine ,  Schrögmeier, Peter ,  Sommer, Michael ,  Weis, Christian

IPC分类号： H03K5/13

CPC分类号： H03K5/133 ,  H03K2005/00065 ,  H03K2005/00071 ,  H03K2005/00091

公开(公告)号：EP0840448A3

公开(公告)日：1998-07-08

申请号：EP97118722.4

申请日：1997-10-28

申请人： TEXAS INSTRUMENTS INCORPORATED

发明人： Brown, David R.

IPC分类号： H03K5/13 ,  G11C8/00

CPC分类号： G11C7/1045 ,  G11C7/1078 ,  G11C7/109 ,  G11C8/18 ,  H03K5/13 ,  H03K5/131 ,  H03K5/14 ,  H03K2005/00091

摘要： A system and method for providing a programmable delay to an input signal in a device requiring setup and hold times for input signal, such as a DRAM device. In one embodiment, the programmable delay network 5 comprises a plurality of delay devices and at least one fuse connected between the input of the delay network 5 and the output of the delay network 5. Each fuse can connect in series with at least one delay device in such a manner that opening a fuse, or a combination of fuses, changes the amount of delay time the input signal experiences through the delay network.