公开(公告)号：EP3676871B1

公开(公告)日：2024-04-17

申请号：EP18852517.4

申请日：2018-08-21

IPC分类号： H10B63/00 ,  H10N70/20

CPC分类号： H10B63/845 ,  H10N70/821 ,  H10N70/231 ,  H10N70/8828

公开(公告)号：EP3371837B1

公开(公告)日：2024-06-05

申请号：EP16862692.7

申请日：2016-10-19

IPC分类号： H10B63/00 ,  H10N70/20 ,  G11C13/00

CPC分类号： G11C13/0004 ,  G11C13/003 ,  G11C2013/007320130101 ,  G11C2213/7120130101 ,  G11C2213/7720130101 ,  G11C13/0069 ,  H10B63/845 ,  H10N70/823 ,  H10N70/882 ,  H10N70/8825 ,  H10N70/20

公开(公告)号：EP4352788A1

公开(公告)日：2024-04-17

申请号：EP22812358.4

申请日：2022-05-13

申请人： MICRON TECHNOLOGY, INC.

发明人： GRAETTINGER, Thomas M. ,  FRATIN, Lorenzo ,  FLYNN, Patrick, M. ,  VARESI, Enrico ,  FANTINI, Paolo

IPC分类号： H01L27/11568 ,  H01L27/11521 ,  H01L27/11582 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11526

CPC分类号： H10N70/8825 ,  H10N70/066 ,  H10N70/823 ,  H10B63/845

公开(公告)号：EP4388834A1

公开(公告)日：2024-06-26

申请号：EP22755127.2

申请日：2022-07-21

申请人： International Business Machines Corporation

发明人： LI, Juntao ,  CHENG, Kangguo ,  KONG, Dexin ,  XU, Zheng

IPC分类号： H10N70/00 ,  H10N30/85 ,  G11C13/00

CPC分类号： G11C13/0007 ,  H10N70/011 ,  H10N70/823 ,  H10N70/8833 ,  H10N70/8418 ,  H10N70/24 ,  H10N70/245 ,  H10B63/845

公开(公告)号：EP4369884A1

公开(公告)日：2024-05-15

申请号：EP23208380.8

申请日：2023-11-07

申请人： COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES ,  Centre National de la Recherche Scientifique ,  Université d'Aix Marseille

发明人： EZZADEEN, Mona ,  ANDRIEU, François ,  PORTAL, Jean-Michel

IPC分类号： H10B63/00

CPC分类号： H10B63/845

摘要： L'invention a pour objet un circuit de stockage de données, de type NOR comprenant :
- une structure mémoire tridimensionnelle, réalisée sur un premier substrat semiconducteur, et comprenant une pluralité de plans mémoire chaque plan formant une matrice bidimensionnelle de cellules mémoire. Chaque cellule mémoire a un noeud de sélection, un premier noeud d'entrée/sortie et un second noeud d'entrée/sortie. La structure mémoire tridimensionnelle a une surface supérieure comprenant une pluralité de connecteurs répartis sur ladite surface ; chaque connecteur étant connecté à au moins l'un parmi les premiers ou les seconds noeuds d'entrée/sortie d'une même colonne ;
- un circuit de contrôle réalisé sur un second substrat semiconducteur ;
- une structure d'interconnexion comprenant :
• une pluralité de plots de connexions disposés entre le circuit de contrôle et ladite surface supérieure ; ladite pluralité de plots de connexion forme une répétition périodique d'un motif unitaire dans un plan parallèle à la surface supérieure.