公开(公告)号：EP4176433B1

公开(公告)日：2024-11-06

申请号：EP21702139.3

申请日：2021-01-05

发明人： TRAN, Hieu Van ,  VU, Thuan ,  TRINH, Stephen ,  HONG, Stanley ,  DO, Nhan ,  REITEN, Mark ,  LY, Anh

IPC分类号： G11C16/24 ,  G11C11/54 ,  G11C16/04 ,  G11C16/08 ,  G11C16/30 ,  G11C7/12 ,  G11C8/08

公开(公告)号：EP4451272A1

公开(公告)日：2024-10-23

申请号：EP24169626.9

申请日：2024-04-11

申请人： STMicroelectronics International N.V.

发明人： La désignation de l'inventeur n'a pas encore été déposée

IPC分类号： G11C16/22 ,  G11C16/04 ,  G11C7/24

摘要： Selon un aspect, il est proposé un circuit intégré (IC) comprenant : au moins une cellule-mémoire (MEM), ladite cellule-mémoire (MEM) étant configurée pour stocker une donnée et comprenant un transistor d'état (TE) ayant une grille flottante (FG) configurée pour stocker une charge représentative de ladite donnée et une grille de commande (CG), une structure capacitive (SC) comportant un premier corps électriquement conducteur (CC1) couplé à la grille flottante (FG), un deuxième corps électriquement conducteur (CC2) et un corps diélectrique (CD, IMD, LKBRDG) entre les deux corps électriquement conducteur (CC1, CC2), et des moyens de génération (CNTMSR) configurés pour générer un courant de fuite (ILK) entre le premier corps électriquement conducteur (CC1) et le deuxième corps électriquement conducteur (CC2) à travers le corps diélectrique (LKBRDG), le courant de fuite (ILK) étant apte à modifier la charge de la grille flottante (FG) et altérer ladite donnée.

公开(公告)号：EP4449416A1

公开(公告)日：2024-10-23

申请号：EP22931873.8

申请日：2022-12-21

申请人： Yangtze Memory Technologies Co., Ltd.

发明人： DU, Zhichao ,  WANG, Yan ,  SONG, Daesik ,  WANG, Yu

IPC分类号： G11C16/10 ,  G11C7/12

公开(公告)号：EP4449414A1

公开(公告)日：2024-10-23

申请号：EP22908156.7

申请日：2022-05-23

申请人： SanDisk Technologies LLC

发明人： SONG, Yi ,  ZHAO, Dengtao ,  PUTHENTHERMADAM, Sarath ,  YUAN, Jiahui

IPC分类号： G11C7/04 ,  G11C16/10 ,  G11C16/26 ,  G11C16/24

公开(公告)号：EP4116979B1

公开(公告)日：2024-10-23

申请号：EP22187616.2

申请日：2018-10-30

发明人： TRAN, Hieu Van ,  TIWARI, Vipin ,  DO, Nhan ,  LEMKE, Steven ,  HARIHARAN, Santosh ,  HONG, Stanley

IPC分类号： G11C11/54 ,  G11C11/56 ,  G11C16/10 ,  G11C16/26 ,  G11C16/34 ,  G11C16/24 ,  G11C16/16 ,  G11C16/12 ,  G11C16/04

公开(公告)号：EP4016316B1

公开(公告)日：2024-10-23

申请号：EP21198633.6

申请日：2021-09-23

发明人： MEHTA, Akanksha ,  GRANIELLO, Benjamin ,  MADDAH, Rakan ,  HILLIER, Philip ,  MANGOLD, Richard P. ,  DAMLE, Prashant S. ,  KHOCHARE, Kunal A.

IPC分类号： G06F13/16 ,  G11C7/10 ,  G11C13/00 ,  G11C16/34

公开(公告)号：EP3794434B1

公开(公告)日：2024-10-23

申请号：EP19803015.7

申请日：2019-05-17

发明人： RAJGOPAL, Suresh ,  YAHJA, Henrico L. ,  ESKILDSEN, Steven ,  CARTER, Dustin J.

IPC分类号： G11C16/08 ,  G11C8/12

公开(公告)号：EP4443434A1

公开(公告)日：2024-10-09

申请号：EP24166333.5

申请日：2024-03-26

申请人： Samsung Electronics Co., Ltd.

发明人： LEE, Taeyun ,  LEE, Yohan

IPC分类号： G11C16/26 ,  G11C16/34 ,  G11C7/22

CPC分类号： G11C16/3454 ,  G11C16/344 ,  G11C16/26 ,  G11C2211/562120130101 ,  G11C7/22 ,  G11C2207/225420130101

摘要： The present disclosure relates to semiconductor memory devices and methods 100 of operating a semiconductor memory device. One example method includes setting 120 a sensing node of a page buffer to a first voltage, detecting 140 a deviation in operating characteristics of a first sense amplifier and a second sense amplifier with respect to the first voltage, and sequentially repeating 160 a first internal operation for at least two different operating times in the first sense amplifier, the second sense amplifier, or the first sense amplifier and the second sense amplifier based on the deviation in operating characteristics of the first sense amplifier and the second sense amplifier.

公开(公告)号：EP4439300A1

公开(公告)日：2024-10-02

申请号：EP22898578.4

申请日：2022-11-22

申请人： Kioxia Corporation

发明人： AZUMA, Keisuke ,  HONMA, Mitsuaki ,  ARIZONO, Daisuke

IPC分类号： G06F11/10 ,  G11C11/56 ,  G11C16/26 ,  G06F12/00 ,  G06F12/04

CPC分类号： G11C2029/040920130101 ,  G11C2029/041120130101 ,  G11C29/52

摘要： According to an embodiment, a memory system includes a non-volatile memory including a plurality of memory cells each capable of storing at least a first bit, a second bit, and a third bit, and a memory controller configured to control the non-volatile memory. The non-volatile memory is configured to output first hard bit data of the first bit, second hard bit data of the second bit, third hard bit data of the third bit, and fourth soft bit data for the first bit, the second bit, and the third bit to the memory controller. The memory controller is configured to execute error correction processing using the first hard bit data, the second hard bit data, the third hard bit data, and the fourth soft bit data.

公开(公告)号：EP4437541A1

公开(公告)日：2024-10-02

申请号：EP22899902.5

申请日：2022-07-07

申请人： Yangtze Memory Technologies Co., Ltd.

发明人： LIU, HongTao ,  JIN, Lei ,  ZHAO, XiangNan ,  HUANG, Ying ,  GUAN, Lei ,  MIN, Yuanyuan

IPC分类号： G11C16/26

CPC分类号： G11C16/0483 ,  G11C16/08 ,  G11C16/26 ,  G11C16/30 ,  G11C16/32 ,  G11C11/5621