-
公开(公告)号：EP4557616A1
公开(公告)日：2025-05-21
申请号：EP24212291.9
申请日：2024-11-12
Applicant: STMicroelectronics International N.V.
Inventor： MESSINA, Sebastiano , MITA, Salvatore , AIELLO, Natale
IPC: H03K17/041 , H03K17/16
Abstract: A half bridge circuit includes two GaN high electron mobility transistors (HEMT). A driver circuit generates a high side and low side driver signals corresponding to square wave. A driver deadtime is the period between during which both driver signals are low. A half bridge adjustment circuit is coupled between the driver and the half bridge circuit and generates a modified high side driver signal and a modified low side driver signal, each including a transition from a low voltage to an intermediate voltage during the corresponding deadtime and a transition from the intermediate voltage to a high voltage at an end of the corresponding deadtime. The half bridge adjustment circuit drives the gate terminals of the high side and low side transistors with the modified high side and low side driver signals.
-
公开(公告)号：EP4557366A1
公开(公告)日：2025-05-21
申请号：EP24212417.0
申请日：2024-11-12
Applicant: STMicroelectronics International N.V.
Inventor： TALLEDO, Jefferson Sismundo
IPC: H01L25/065 , H01L23/367 , H01L23/498 , H01L23/538
Abstract: A substrate includes a center portion and a peripheral portion connected to the center portion by a flexible coupling region. A first die is mounted to an upper surface of the substrate at the center portion and a second die is mounted to the upper surface of the substrate at the peripheral portion. A heatsink includes a base plate, fins extending from an upper surface of the base plate and tabs extending from a lower surface of the base plate. The tabs of the heatsink are mounted to the upper surface of the substrate at the center portion, and the lower surface of the base plate is thermally coupled to a back of the first die. The peripheral portion is folded relative to the center portion at the flexible coupling region. An outer surface of the fin of the heatsink is thermally coupled to a back of the second device.
-
3.发明公开
公开(公告)号：EP4557360A1
公开(公告)日：2025-05-21
申请号：EP24210814.0
申请日：2024-11-05
Applicant: STMicroelectronics International N.V.
Inventor： STELLA, Cristiano Gianluca
IPC: H01L23/367 , H01L23/31 , H01L23/495 , H01L23/433 , H01L25/07
Abstract: Packaged electronic device (50; 70), having a C-shaped leadframe (52) including a base section (52A) and a pair of transverse sections (52B) extending transversely to the base section. A first die (11A, 60) and a second die (11B, 60) have a first contact region (27) at a first main surface and a second contact region (29) at the second main surface; the first main surfaces of the first and the second dice are attached to a first face (58) of the base section (52A) of the leadframe (52). A first lead (53) is coupled to the second contact region (29) of the first die (11A, 60) and has a first external contact portion (53B). A second lead (53) is coupled to the second contact region (29) of the second die and has a second external contact portion (53B). A packaging mass (52) surrounds the leadframe (52), the first lead and the second lead (53), embeds the first and the second dice (11A, 11B, 60) and extends level with the base section (52A) and with the transverse sections (52B) of the leadframe (52) as well as with the external contact portions (53B) of the leads.
-
公开(公告)号：EP4557140A1
公开(公告)日：2025-05-21
申请号：EP24212466.7
申请日：2024-11-12
Applicant: STMicroelectronics International N.V.
Inventor： BENHAMMADI, Jawad
Abstract: La présente description concerne un procédé de configuration d'un microcontrôleur doté d'une mémoire non volatile, dans lequel, lors d'une mise en oeuvre d'une opération de chargement de configuration du microcontrôleur à partir de données de la mémoire non volatile, si une anomalie est détectée, alors une nouvelle opération de chargement de configuration est mise en oeuvre au moins une fois sans que le microcontrôleur ne soit mis hors tension.
-
公开(公告)号：EP4554094A1
公开(公告)日：2025-05-14
申请号：EP24209513.1
申请日：2024-10-29
Applicant: STMicroelectronics International N.V.
Inventor： CIMAZ, Lionel
Abstract: La présente description concerne une puce de circuit intégré (200) comprenant :
un plot (102) couplé à une tension d'alimentation externe (Vin) par un fil conducteur (106) ;
un transistor PMOS (HS) couplant le plot (102) à un noeud interne (114) ;
un autre plot (108) couplé à une tension de référence externe (GND) par un autre fil conducteur (112) ;
une capacité (C) couplant lesdits plots (102 ; 108) ;
un circuit (DET1) de détection d'une augmentation d'une résistance source/drain du transistor ; et
un circuit (HS-CTRL') fournissant, pendant chaque commutation à l'état bloqué du transistor, un premier courant à la grille du transistor jusqu'à une détection d'une augmentation de la résistance source/drain, puis un deuxième courant plus faible que le premier courant.-
Patent Agency Ranking6.发明公开
公开(公告)号：EP4553449A1
公开(公告)日：2025-05-14
申请号：EP24207769.1
申请日：2024-10-21
Applicant: STMicroelectronics International N.V.
Inventor： GATTERE, Gabriele , RIANI, Manuel
IPC: G01C19/5733 , B81B3/00 , G01C19/5769
Abstract: A microelectromechanical device (1) includes: a supporting body (2), containing semiconductor material; a movable mass (3), constrained to the supporting body (2) with a relative degree of freedom with respect to a first motion direction (D1) perpendicular to the supporting body (2); and at least one stopping structure (5), configured to limit out-of-plane movements of the movable mass (3) along the first motion direction (D1). The stopping structure (5) includes: first elements (6), extending parallel to the first motion direction (D1) and anchoring the stopping structure (5) to the supporting body (2); and a second element (7), extending transversally to the first elements (6), surmounting and connecting the first elements (6).
-
公开(公告)号：EP4550977A1
公开(公告)日：2025-05-07
申请号：EP24315479.6
申请日：2024-10-17
Applicant: STMicroelectronics International N.V.
Inventor： Iucolano, Ferdinando , Tringali, Cristina , Castagna, Maria Eloisa , Giorgino, Giovanni , Constant, Aurore , Guillon, Virgil
Abstract: Methods, systems, and apparatuses for normally off HEMT are provided, including for in situ plasma treatment before Al2O3 deposition for improved on on-hydrogen-based resistance. An exemplary method may include providing a wafer comprising a AlGaN layer and a p-GaN layer; etching the p-GaN layer to form a p-GaN gate; depositing a first aluminum oxide layer over the p-GaN gate; depositing a silicon dioxide layer over the aluminum layer; etching the silicon dioxide layer and the aluminum oxide layer to expose a first portion of the AlGaN layer starting a first distance from the p-GaN gate; treating the first portion of the AlGaN layer with an in-situ hydrogen-based plasma treatment, wherein the in situ plasma treatment deactivates magnesium in the first portion of the AlGaN layer; and forming at least a first normally-off HEMT, wherein the gate of the normally-off HEMT is the first p-GaN gate.
-
公开(公告)号：EP4546715A1
公开(公告)日：2025-04-30
申请号：EP24207061.3
申请日：2024-10-16
Applicant: STMicroelectronics International N.V.
Inventor： TABARIES, Laurent
Abstract: La présente description concerne un procédé de stockage d'une donnée (102) dans un système électronique (100) comprenant au moins deux éléments sécurisés (104-1, ..., 104-N), comprenant les étapes successives suivantes :
- diviser ladite donnée (102) en au moins deux parties ; et
- répartir et stocker chacune desdites au moins deux parties dans un desdits au moins deux éléments sécurisés (104-1, ..., 104-N) .-
公开(公告)号：EP4538933A1
公开(公告)日：2025-04-16
申请号：EP24204356.0
申请日：2024-10-02
Applicant: STMicroelectronics International N.V.
Inventor： DEMAJ, Pierre , FOLLIOT, Laurent
IPC: G06N3/0495 , G06N3/048 , G06N3/0464 , G06N3/10 , G06N3/063
Abstract: Selon un aspect, il est proposé un procédé mis en oeuvre par ordinateur de compilation d'un premier réseau de neurones artificiels entraîné, le premier réseau de neurones artificiels entraîné comprenant au moins une succession (SUCC_2) de couches comportant une couche de convolution en profondeur, puis une couche d'unité linéaire rectifiée à saturation, puis une couche de convolution à deux dimensions,
le procédé comprenant :
- une égalisation (13) entre couches,
- un remplacement (15) de la couche d'unité linéaire rectifiée à saturation par une couche de rognage adaptatif par canal de manière à obtenir un réseau de neurones artificiels à topologie modifiée,
- une quantification (16) par tenseur des couches du réseau de neurones artificiels à topologie modifiée,
- une compilation (17) du réseau de neurones artificiels à topologie modifiée et quantifié.-
公开(公告)号：EP4538917A1
公开(公告)日：2025-04-16
申请号：EP24204426.1
申请日：2024-10-03
Applicant: STMicroelectronics International N.V.
Inventor： PEETERS, Michael
Abstract: Various examples in accordance with the present disclosure provide example methods, systems, and apparatuses for data encryption.
-
-
-
-
-
-
-
-
-
Search Results
516
records
(took 0.021 seconds)
