A clamping circuit for an analogue to digital converter
    1.
    发明公开
    A clamping circuit for an analogue to digital converter 失效
    用于数字转换器的模拟的钳位电路

    公开(公告)号:EP0220894A3

    公开(公告)日:1988-09-07

    申请号:EP86308073

    申请日:1986-10-17

    摘要: The clamping circuit clamps a threshold of an ADC to a signal level just below the black level of a television signal. During the blanking period, a negative-going peak is superimposed on the input signal to produce the waveform 76. Each time this crosses the 0000,0001 threshold of the ADC, the polarity of the output of a comparator changes (see the middle waveform). The comparator compares the ADC output and a reference value. The input signal is biased according to the integral of the comparator output. When signal levels are stable, the comparator output is symmetrical, its integral is zero and no change occurs in the biassing. If signal levels drift, the negative going peak crosses the threshold for the second time relatively sooner or later. The comparator output becomes assymmetric and has a non-zero integral. Consequently, the biassing level changes to compensate for the drift.

    Digital level detecting circuit
    2.
    发明公开
    Digital level detecting circuit 失效
    数字电平检测电路

    公开(公告)号:EP0228245A3

    公开(公告)日:1988-03-30

    申请号:EP86309872

    申请日:1986-12-17

    申请人: SONY CORPORATION

    IPC分类号: G11B20/10 H03K05/08

    CPC分类号: G11B20/10009

    摘要: A digital level detecting circuit for controlling amplitudes of digital audio signals is disclosed, which includes a circuit for generating an attack response of output control signals based on positive going waveforms of an incoming signal and attack response coefficients stored in a memory, and wherein the attack response coefficients stored in the memory (15) are limited to a lower value than the theoretical value at the beginning of the attack response.

    Deglitching network for digital logic circuits
    4.
    发明公开
    Deglitching network for digital logic circuits 失效
    数字逻辑电路的退火网络

    公开(公告)号:EP0201429A3

    公开(公告)日:1988-09-21

    申请号:EP86400982

    申请日:1986-05-07

    发明人: Luich, Thomas M.

    IPC分类号: H03K19/00 H03K05/00 H03K05/08

    摘要: A deglitching network for digital logic circuits includes a voltage actuated current source coupled to a linear tracking, constant voltage column clamp circuit. The deglitching network threshold level tracks closely with the predetermined voltage of the column clamp, which also acts as a current sink. When heavy current loads are switched from the column clamp and its voltage falls briefly, the deglitching network is actuated to inject current into the column clamp circuit and restore the preset voltage.

    Circuit for a recording and/or reproducing apparatus with an optoelectronic device
    5.
    发明公开
    Circuit for a recording and/or reproducing apparatus with an optoelectronic device 失效
    用于记录和/或再现用于光电装置的记录和/或再现装置的电路的电路H光电装置

    公开(公告)号:EP0204247A3

    公开(公告)日:1988-05-04

    申请号:EP86107166

    申请日:1986-05-27

    摘要: Bei einer Schaltung für ein Video-, Audio- oder Datenauf zeichnungs- und oder -wiedergabegerät mit einer optoelek tronischen Einrichtung zur Erzeugung von Tachoimpulsen und mit einem an die optoelektronische Einrichtung ange schlossenen Komparator sind die beiden Eingänge des Kom parators durch einen Widerstand verbunden und ist an den einen Eingang des Komparators ein vom Ausgangssignal der optoelektronischen Einrichtung über den Widerstand auflad barer Speicher angeschlossen. Dadurch wird die Schalt schwelle für den Komparator automatisch den Pegel- und/ oder Amplitudenschwankungen im Ausgangssignal der op toelektronischen Einrichtung angepaßt.

    摘要翻译: 在具有用于产生转速脉冲的光电子器件和与光电器件连接的比较器的视频,音频或数据记录和/或再现装置的电路中,比较器的两个输入端通过电阻器连接到一个输入端 的比较器连接有一个存储器,可以通过电阻加载光电器件的输出信号。 结果,比较器的切换阈值自动适应于光电子器件的输出信号中的电平和/或幅度的波动。

    Trigger circuit
    6.
    发明公开
    Trigger circuit 失效
    触发电路

    公开(公告)号:EP0087501A3

    公开(公告)日:1984-06-06

    申请号:EP82109765

    申请日:1982-10-22

    申请人: ROBERT BOSCH GMBH

    IPC分类号: H03K05/08

    CPC分类号: H03K5/08

    摘要: Es wird eine Triggerschaltung vorgeschlagen, die aus einem hohe und tiefe Frequenzen aufweisenden Frequenz gemisch die Anteile der höchsten Frequenzen ableitet und in Rechteckimpulse umwandelt. Damit die Triggerschaltung auch ein Frequenzgemisch auswerten kann, bei dem eine Signalspannung mit tieferen Frequenzen gegebenenfalls größer sein darf als die Signalspannung der abzuleitenden höchsten Frequenzen, wird erfindungsgemäß eine Schal tung vorgeschlagen, die einen Spitzenspannungsdetektor aus einem Operationsverstärker (13) mit einer Antiparallel schaltung (19) aus zwei Dioden (20, 21) im Gegenkopplungs weg aufweist und deren erster Eingang (15) den Eingang (11) der Triggerschaltung (10) bildet und deren zweiter Eingang (17) über einen Kondensator (23) mit einem festen Potential verbunden ist. An den Spitzenspannungsdetektor schließt sich ein Komparator an, der einen zweiten Operationsver stärker (14) enthält, dessen erster Eingang (16) mit dem Ausgang (22) des ersten Operationsverstärkers und dessen zweiter Eingang (18) mit dem ersten Eingang (15) des ersten Operationsverstärkers verbunden ist.

    Signal detecting circuit
    8.
    发明公开
    Signal detecting circuit 失效
    信号检测电路

    公开(公告)号:EP0188221A3

    公开(公告)日:1987-01-21

    申请号:EP86100155

    申请日:1986-01-08

    申请人: NEC CORPORATION

    发明人: Nemoto, Masahisa

    IPC分类号: H03K05/01 H03K05/08

    CPC分类号: H03K5/01 H03K5/082

    摘要: @ A signal detecting circuit comprises a first source follower having an input connected to a first voltage source, and a second source follower having an input connected to a second voltage source. There is provided an additional field effect transistor having a gate connected to the input of the second source follower and a source which is connected through a resistor to an output of the first source follower. The source of the additional field effect transistor is connected to a signal input terminal and one input of a voltage comparator whose other input is connected to an output of the second source follower.

    Two-level threshold circuitry for large scale integrated circuit memories
    10.
    发明公开
    Two-level threshold circuitry for large scale integrated circuit memories 失效
    用于大规模集成电路存储器的两级阈值电路

    公开(公告)号:EP0058273A3

    公开(公告)日:1982-12-29

    申请号:EP81304890

    申请日:1981-10-20

    IPC分类号: H03K05/08 G11C07/00

    CPC分类号: G11C7/067 H03K5/08

    摘要: This disclosure relates to circuitry which includes a low threshold detector and a high threshold detector in the form of inverters the respective output signals of which are combined in such a manner that the output signal of the circuitry is a function of the input signal rising above a low threshold and remaining in an on condition until the input signal has risen above a high threshold and then declined below it. In addition, the circuitry includes a circuit memory element in which is stored the last stable state of the circuitry so that if noise or transients should occur on the input line, the circuitry can return to that stable state. This circuit enables the rapid detection of a memory readout even though the signals on the memory sense lines have relatively slow rise and fall times due to the capacitances on those lines which in turn are due to the large number of memory cells involved. Furthermore, the disclosed invention can be employed in any system in which switching speed is of importance.