-
-
公开(公告)号:JP2017068472A
公开(公告)日:2017-04-06
申请号:JP2015191875
申请日:2015-09-29
Applicant: エスアイアイ・セミコンダクタ株式会社
IPC: G05F1/56
CPC classification number: G05F1/575 , H02H9/001 , H03K17/163
Abstract: 【課題】ソフトスタート時間を制御するアナログスイッチトランジスタを用いても、誤差増幅回路の反転入力端子の電圧と基準電圧回路が出力する基準電圧との間に差が生じないボルテージレギュレータを提供する。 【解決手段】基準電圧を帰還電圧として帰還して基準電圧を出力する基準電圧回路と、電源起動時に基準電圧を線形的に上昇させるよう制御する制御信号を出力するソフトスタート回路と、分圧電圧を出力する分圧回路と、基準電圧と分圧電圧との差を増幅して出力する誤差増幅回路と、誤差増幅回路の出力電圧により制御される出力トランジスタとを備え、基準電圧回路は、制御信号によりゲートが制御されるアナログスイッチトランジスタを有し、アナログスイッチトランジスタの出力電圧が帰還電圧となっている。 【選択図】図1
-
-
-
公开(公告)号:JP2017174116A
公开(公告)日:2017-09-28
申请号:JP2016058854
申请日:2016-03-23
Applicant: エスアイアイ・セミコンダクタ株式会社
Inventor: 小林 裕二
IPC: G05F1/56
Abstract: 【課題】レギュレータとしての安定性を損ねることなく位相補償容量のテストが可能であり、チップ面積が増加しないボルテージレギュレータを提供する。 【解決手段】位相補償回路に位相補償容量テスト回路と外部出力電圧調整端子に負電圧検出回路を備え、外部出力電圧調整端子に負電圧を印加することで位相補償容量テスト回路を起動し、位相補償容量の放電時間または放電電流を測定することで位相補償容量の良否をテストする構成とした。 【選択図】図1
-
-
-
-
-