-
公开(公告)号：JPWO2018088373A1
公开(公告)日：2019-10-03
申请号：JP2017039992
申请日：2017-11-06
申请人： 国立大学法人東北大学
摘要： プロセス変動の影響を抑制するバイアス電圧を増幅回路に供給することができるバイアス回路及びそのバイアス回路を用いた増幅装置を提供する。バイアス回路11は、第1電圧出力部14、第2電圧出力部15、電圧比較器16を備える。第1電圧出力部14は、直列に接続された第1電流源21とトランジスタP111から構成される。第1電流源21は、電圧比較器16から出力されるバイアス電圧Vqに応じて電流を増減する。第2電圧出力部15は、直列に接続された第2電流源22とトランジスタN111から構成され、第2電流源22は定電流を流す。電圧比較器16は、それぞれダイオード接続されたトランジスタP111、N111の各ドレイン電圧を比較し、比較結果に応じてバイアス電圧Vqを増減し、各ドレイン電圧が等しくなるようにする。バイアス電圧Vqは、増幅回路12に供給される。増幅回路12は、p型MOSFETを含むソースフォロワ段17、n型MOSFETを含む増幅段18を有する。
-
公开(公告)号：JPWO2019087769A1
公开(公告)日：2020-09-24
申请号：JP2018038563
申请日：2018-10-16
申请人： 国立大学法人東北大学
摘要： 省電力化に有利にしながら小面積化を図ることができる抵抗変化型メモリ装置の読み出し回路及びその読み出し方法を提供する。ビット線BLは、メモリセル12が接続され、ダミービット線DBLは、リファレンスセル14が接続されており、それぞれプリチャージされる。センスアンプは、プリチャージ後のメモリセル12、リファレンスセル14を介したビット線BL、ダミービット線DBLの放電時の電位の差を検出する。リファレンスセル14は、ダミービット線DBLの放電時の抵抗として機能するリファレンストランジスタ27、選択トランジスタ28及び帰還部30を有する。帰還部30は、ダミービット線DBLの放電時の電位の変化に従いリファレンストランジスタ27のゲートの電位を変化させる。
-
公开(公告)号：JPWO2017138628A1
公开(公告)日：2018-12-13
申请号：JP2017004877
申请日：2017-02-10
申请人： 国立大学法人東北大学
IPC分类号： H01L21/336 , H01L29/78 , G05F1/56
摘要： 半導体集積回路の集積度向上や消費電力低減のために電源電圧の低圧化が進展し、僅かな電圧の誤差でも大きな影響が出る傾向にあるため、電圧調整回路により、より高分解能かつ高精度で、線形性に優れ所定の時間で速やかに出力電圧を安定させるために、電圧調整回路は、基準電圧を入力とする電流制御部(Amp)と、第1の抵抗(R L )と、電流制御部の出力および第1の抵抗の間に接続する可変抵抗部(TR1)とを備え、可変抵抗部は、複数の抵抗選択回路(SEL1、SEL2、…)から構成され、抵抗選択回路それぞれは、電流制御部の出力に接続する第2の抵抗(Rs1、Rs2、…)と、第1の抵抗および第2の抵抗の間に接続する第1のスイッチ部(S1、S2、…)と、第2の抵抗および電流制御部の入力の間に接続して電圧帰還をかける第2のスイッチ部(S1f、S2f、…)とを備え、第1のスイッチ部と第2のスイッチ部とを連動してオンオフする。
-
-
搜索结果
3 条记录 (耗时 0.023 秒)
