公开(公告)号：KR20210024380A

公开(公告)日：2021-03-05

申请号：KR1020190103818A

申请日：2019-08-23

Applicant: 한국전자통신연구원

Inventor： 조규준 ,  문재경 ,  장우진 ,  정현욱

IPC: H01L21/768 ,  H01L21/027 ,  H01L21/265 ,  H01L21/8234 ,  H01L29/45

CPC classification number: H01L21/76829 ,  H01L21/027 ,  H01L21/265 ,  H01L21/76859 ,  H01L21/76877 ,  H01L21/823418 ,  H01L21/823437 ,  H01L29/45 ,  H01L2924/01031

Abstract: 본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 기판의 제1 면 상에 식각 정지 패턴을 형성하는 단계; 상기 제1 면에 대향하는 상기 기판의 제2 면 상에 식각 공정을 수행하여, 상기 기판을 관통하여 상기 식각 정지 패턴을 노출하는 비아 홀을 형성하는 단계; 상기 비아 홀의 적어도 일부를 채우는 금속층을 형성하는 단계; 상기 기판의 상기 제1 면 상에 이온 주입 공정을 수행하여, 이온 주입된 영역을 형성하는 단계; 상기 이온 주입된 영역 및 상기 식각 정지 패턴 상에 오믹 전극을 형성하는 단계; 상기 기판의 상기 제1 면 상에 유전막을 형성하는 단계; 및 상기 유전막 상에 게이트 전극 및 상기 오믹 전극 상에 소스/드레인 전극을 형성하는 단계를 포함하는 반도체 소자 제조방법에 관한 것이다.

公开(公告)号：KR20210033090A

公开(公告)日：2021-03-26

申请号：KR1020190113984A

申请日：2019-09-17

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  김성일 ,  이상흥 ,  이종민

IPC: H03F1/56 ,  H03F1/12 ,  H03F3/193

CPC classification number: H03F1/56 ,  H03F1/565 ,  H03F1/12 ,  H03F3/19 ,  H03F3/193 ,  H03G3/3036 ,  H03F2200/222 ,  H03F2200/387 ,  H03F2200/451 ,  H03G2201/103

Abstract: 본 발명의 실시 예에 따른 입력 신호를 증폭시키기 위한 증폭 회로는 입력 신호를 수신하도록 구성되는 입력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 입력 감쇄 회로를 포함하는 입력단; 입력단으로부터 제공되는 입력 신호를 증폭시키도록 구성되는 트랜지스터; 및 트랜지스터에 의해 증폭된 신호를 수신하도록 구성되는 출력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 출력 감쇄 회로를 포함하는 출력단을 포함하고, 입력 감쇄 회로는 접지 전압에 각각 연결된 제 1 저항 및 제 2 저항, 입력 정합 회로 및 제 2 저항 사이에 연결된 제 1 수동 소자, 그리고 제 1 수동 소자와 제 1 저항 사이에 연결된 제 2 수동 소자를 포함하고, 그리고 제 1 수동 소자는 인덕터 및 커패시터 중 하나이고 그리고 제 2 수동 소자는 인덕터 및 커패시터 중 다른 하나이다.