第1のレベルの命令キャッシュ内の悪意あるコードの検出のための集積回路および方法

    公开(公告)号:JP2017531253A

    公开(公告)日:2017-10-19

    申请号:JP2017513092

    申请日:2015-08-26

    IPC分类号: G06F21/56

    摘要: 集積回路は、プロセッサと、第1の記憶容量を有する第1のレベルの命令キャッシュと、第1の記憶容量よりも大きい第2の記憶容量を有する第2のレベルのキャッシュとを備えてもよい。第1のレベルの命令キャッシュは、第2のレベルのキャッシュに記憶された命令のサブセットを記憶するように構成される。第2のレベルのキャッシュは、外部メモリに記憶されたデータおよび命令のサブセットを記憶するように構成される。プロセッサは、検出ルーチンの内側ループを実行し、第1のレベルの命令キャッシュ内の悪意あるコードを検出するために内側ループの実行時間を監視する。検出ルーチン命令の総数は、第1の記憶容量よりも大きい。内側ループは、第2のレベルのキャッシュから検出ルーチン命令をフェッチすることを必要とし、内側ループの実行中に実行される命令の実行数は、第1の記憶容量よりも小さい。

    ハイパーバイザーを有するシステム

    公开(公告)号:JP2017162483A

    公开(公告)日:2017-09-14

    申请号:JP2017079619

    申请日:2017-04-13

    CPC分类号: G06F9/46 G06F12/14 G06F21/53

    摘要: 【課題】安全な仮想化環境を提供すること。 【解決手段】支援機能12によりメモリの保安領域へのアクセスが禁止された非セキュアモード3と、保安領域へのアクセスが許可されたセキュアモード2とを含む実行モードを備えたプロセッシングユニット11と、セキュアモードで稼働するハイパーバイザー20とを有するシステム1を提供する。ハイパーバイザーは、セキュアモードで稼働する第1のOS30に対してメモリの保安領域および非保安領域へのアクセスを可能とすることを含む第1の動作条件21を設定する第1の設定ユニット23と、非セキュアモードで稼働する第2のOS41に対して非保安領域に対するアクセスを可能とし、支援機能を用いて保安領域へのアクセスを不可とし、さらに、第1のOSと共用する第1のデバイスに対するアクセスによりセキュアモードに移行することを含む第2の動作条件22aを設定する第2の設定ユニット24とを含む。 【選択図】図1

    実行制御装置及び実行制御方法及び実行制御プログラム

    公开(公告)号:JPWO2017042860A1

    公开(公告)日:2017-09-07

    申请号:JP2017517395

    申请日:2015-09-07

    IPC分类号: G06F12/14 G06F21/50

    CPC分类号: G06F12/14 G06F21/50

    摘要: 実行制御装置(100)は、判断部(120)と、制御部(130)とを備える。判断部(120)は、メモリ操作システムコールの発行元のプロセスを起動した発行元ユーザが、発行されたメモリ操作システムコールによって操作されるメモリ領域の割り当て先のプロセスを起動した割り当て先ユーザと同じであるかどうかを判断する。メモリ操作システムコールとは、ユーザにより起動されたプロセスからオペレーティングシステムに対して発行されるシステムコールのうち、メモリ領域の操作のために発行されるシステムコールのことである。制御部(130)は、判断部(120)により発行元ユーザが割り当て先ユーザと異なると判断されたメモリ操作システムコールの実行を中止する。

    ハイパーバイザーを有するシステム

    公开(公告)号:JP6130617B1

    公开(公告)日:2017-05-17

    申请号:JP2017029539

    申请日:2017-02-21

    CPC分类号: G06F9/46 G06F12/14 G06F21/53

    摘要: 【課題】安全な仮想化環境を提供すること。 【解決手段】支援機能12によりメモリの保安領域へのアクセスが禁止された非セキュアモード3と、保安領域へのアクセスが許可されたセキュアモード2とを含む実行モードを備えたプロセッシングユニット11と、セキュアモードで稼働するハイパーバイザー20とを有するシステム1を提供する。ハイパーバイザーは、セキュアモードで稼働する第1のOS30に対してメモリの保安領域および非保安領域へのアクセスを可能とすることを含む第1の動作条件21を設定する第1の設定ユニット23と、非セキュアモードで稼働する第2のOS41に対して非保安領域に対するアクセスを可能とし、支援機能を用いて保安領域へのアクセスを不可とし、さらに、第1のOSと共用する第1のデバイスに対するアクセスによりセキュアモードに移行することを含む第2の動作条件22aを設定する第2の設定ユニット24とを含む。 【選択図】図1

    メモリからの情報漏洩を低減するためのシステム及び方法
    8.
    发明专利
    メモリからの情報漏洩を低減するためのシステム及び方法 审中-公开
    从存储器中减少信息泄漏的系统和方法

    公开(公告)号:JP2016081522A

    公开(公告)日:2016-05-16

    申请号:JP2015190675

    申请日:2015-09-29

    IPC分类号: G06F21/75

    摘要: 【課題】メモリアクセスパターンからの漏えいを低減する。 【解決手段】メモリ106に接続された処理装置(CPU/DMA104)を含むシステム及び方法であり、CPU/DMA104はメモリ106からデータにアクセスするように設定される。メモリトランザクション装置(STMU102)が、CPU/DMA104とメモリ106との間に付加される。STMU102は、ランダムなメモリロケーションで、ランダムな時間にダミーの読み書き動作を実施するように設定され、及び/又は、CPU/DMA104によるメモリ106へのリアルなアクセスの前に、ランダムな遅延をインサートするように設定される。 【選択図】図1

    摘要翻译: 要解决的问题:减少存储器访问模式的泄漏。解决方案:系统和方法包括与存储器106连接的处理单元(CPU / DMA104),CPU / DMA104被配置为从存储器106访问数据。 存储器事务单元(STMU 102)被添加在CPU / DMA104和存储器106之间。STMU 102被配置为在随机存储器位置处执行伪读取和写入操作,和/或在实际访问之前插入随机延迟 由CPU / DMA104发送到存储器106.ELECTED DRAWING:图1