-
公开(公告)号：JP2011244324A
公开(公告)日：2011-12-01
申请号：JP2010116307
申请日：2010-05-20
申请人： Toshiba Corp , 株式会社東芝
发明人： TAKIDA TAKAYUKI , MIWA RYOTA
IPC分类号： H03F1/32
CPC分类号： H03F3/45233 , H03F3/3028 , H03F2200/456 , H03F2203/45028
摘要： PROBLEM TO BE SOLVED: To provide a power amplifier circuit capable of improving the symmetric property of transfer characteristics and low voltage operation.SOLUTION: A power amplifier circuit includes: a Gm amplifier; first and second transistors forming a mirror circuit; third and fourth transistors forming a mirror circuit; fifth and sixth transistors forming a mirror circuit; seventh and eighth transistors forming a mirror circuit; a ninth transistor whose one end is connected with a first power supply rail, whose other end is connected with a signal output terminal for outputting an amplified signal and whose control terminal is connected with an inverted output terminal; and a tenth transistor whose one end is connected with a signal output terminal, whose other end is connected with a second power supply rail and whose control terminal is connected with a non-inverted output terminal.
摘要翻译： 要解决的问题：提供能够改善传输特性和低电压操作的对称性的功率放大器电路。 解决方案：功率放大器电路包括：Gm放大器; 形成镜电路的第一和第二晶体管; 形成镜电路的第三和第四晶体管; 形成镜电路的第五和第六晶体管; 形成镜电路的第七和第八晶体管; 第一晶体管的一端与第一电源轨连接，另一端与用于输出放大信号的信号输出端连接，其控制端与反相输出端相连; 以及第一晶体管，其一端与信号输出端子连接，其另一端与第二电源轨连接，其控制端子与非反相输出端子连接。 版权所有（C）2012，JPO＆INPIT
-
公开(公告)号：JP5938147B2
公开(公告)日：2016-06-22
申请号：JP2015524252
申请日：2013-03-21
发明人： リム,シオック・ウェイ , シェイ,チェン−シアン , サボジ,ジャファー
CPC分类号： H03F1/523 , H03F3/45224 , H03F3/45233 , H03F3/72 , H04L27/0002 , H03F2200/444 , H03F2203/45091 , H03F2203/45092 , H03F2203/45466 , H03F2203/45494 , H03F2203/45568 , H03H11/1213 , H04L25/0276
-
公开(公告)号：JP2010166540A
公开(公告)日：2010-07-29
申请号：JP2009042176
申请日：2009-02-25
发明人： SUDO MINORU
CPC分类号： H03F3/45233 , H03F2203/45292
摘要： PROBLEM TO BE SOLVED: To provide a CMOS operational amplifier circuit which can be operated stably, with low noise and with low current consumption.
SOLUTION: A cascode bias voltage of a folded cascode circuit in a CMOS operational amplifier circuit is modulated by a current at an input differential stage so that the CMOS operational amplifier circuit can be operated stably with low noise and at low current consumption.
COPYRIGHT: (C)2010,JPO&INPIT摘要翻译： 要解决的问题：提供可以稳定运行，具有低噪声和低电流消耗的CMOS运算放大器电路。 解决方案：CMOS运算放大器电路中的折叠共源共栅电路的共源共栅偏置电压由输入差分级的电流调制，使得CMOS运算放大器电路可以以低噪声和低电流消耗稳定运行。 版权所有（C）2010，JPO＆INPIT
-
公开(公告)号：JP2007184776A
公开(公告)日：2007-07-19
申请号：JP2006001596
申请日：2006-01-06
CPC分类号： H03F3/45233 , H03F2203/45726
摘要： PROBLEM TO BE SOLVED: To provide an operational amplifier which has a simple circuit constitution and is less affected by an offset voltage. SOLUTION: A differential amplifying circuit includes a differential pair and a cascade current mirror circuit forming a load circuit for the differential pair. The cascade current mirror circuit has a first transistor pair having control terminals connected in common, and second and third transistor pairs receiving a bias signal at the common-connected control terminals respectively. The second transistor pair is straight-connected between the first transistor pair, and an input terminal and an output terminal of the cascade current mirror circuit, and the third transistor pair are cross-connected between the first transistor pair, and the input terminal and output terminal of the cascade current mirror circuit. The second transistor pair and third transistor pair have their active states and inactive states controlled by switching bias voltage values respectively such that when one transistor pair are active, the other pair are inactive. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译： 要解决的问题：提供一种具有简单电路结构并且受偏移电压影响较小的运算放大器。 解决方案：差分放大电路包括形成用于差分对的负载电路的差分对和级联电流镜电路。 级联电流镜电路具有第一晶体管对，其具有共同连接的控制端子，第二和第三晶体管对分别在共用控制端子处接收偏置信号。 第二晶体管对直接连接在第一晶体管对与级联电流镜电路的输入端和输出端之间，第三晶体管对交叉连接在第一晶体管对之间，输入端和输出端 端子的级联电流镜电路。 第二晶体管对和第三晶体管对分别具有由开关偏置电压值控制的有效状态和无效状态，使得当一个晶体管对有效时，另一对处于非活动状态。 版权所有（C）2007，JPO＆INPIT
-
公开(公告)号：JPWO2016072252A1
公开(公告)日：2017-08-17
申请号：JP2016557687
申请日：2015-10-20
申请人： ソニー株式会社
IPC分类号： H03F3/45
CPC分类号： H03F3/45233 , H03F1/0277 , H03F1/3211 , H03F1/342 , H03F3/45219 , H03F3/45475 , H03F3/68 , H03F3/72 , H03F2203/45288 , H04B1/16
摘要： 広い入力レンジを有しながらも、ノイズ耐性悪化や波形歪み、低帯域化などの影響が生じず、入力負荷が増加して信号品質の劣化を招かず、基準電圧を生成する構成を別途に設ける必要がない差動増幅器を実現する。差動増幅回路と当該差動増幅回路からの差動出力を増幅出力する出力回路とを備え、前記差動増幅回路は、正相入力信号と逆相入力信号に応じた出力電流を前記出力回路へ供給する第1導電型の第1の差動対と、正相入力信号と逆相入力信号に応じた出力電流を前記出力回路へ供給する第2導電型の第2の差動対と、差動対の動作状態を検出する検出部と、オフ状態に陥った前記差動対の出力電流の代替電流を前記出力回路へ供給する代替電流供給回路と、を有する差動増幅器。
-
公开(公告)号：JP4502212B2
公开(公告)日：2010-07-14
申请号：JP2006001596
申请日：2006-01-06
申请人： ルネサスエレクトロニクス株式会社
CPC分类号： H03F3/45233 , H03F2203/45726
-
公开(公告)号：JP2015523040A
公开(公告)日：2015-08-06
申请号：JP2015524252
申请日：2013-03-21
发明人： リム，シオック・ウェイ , シェイ，チェン−シアン , サボジ，ジャファー
IPC分类号： H03F3/45
CPC分类号： H03F1/523 , H03F3/45224 , H03F3/45233 , H03F3/72 , H03F2200/444 , H03F2203/45091 , H03F2203/45092 , H03F2203/45466 , H03F2203/45494 , H03F2203/45568 , H03H11/1213 , H04L25/0276 , H04L27/0002
摘要： 1つの実施形態では、差動増幅器(130)が設けられる。第1の導電型のトランジスタの第1の差動対(132/134)および第2の導電型の第2の対またはトランジスタ(146/148)のゲートは、差動増幅器の第1および第2の入力端子に結合される。第1の対の調整可能な電流源(136/138)は、第1のバイアス電流制御信号に応答してトランジスタの第1の差動対のそれぞれのテール電流を調整するように構成される。第2の対の調整可能な電流源(152/154)は、第1のバイアス電流制御信号に応答してトランジスタの第2の差動対のそれぞれのテール電流を調整するように構成される。第3の対の調整可能な電流源(142/144)は、第2のバイアス電流制御信号に応答してトランジスタの第2の差動対を通るそれぞれの電流を調整するように構成される。
摘要翻译： 在一个实施例中，差分放大器（130）被提供。 第一差分对（132/134）和第二导电类型的第二对或晶体管的第一导电类型（148分之146）的晶体管，所述第一和第二差分放大器的栅极 它被耦合到所述输入端子。 第一对（136/138）的可调节的电流源被配置为响应于第一偏置电流控制信号以调整所述第一差分对晶体管的各自的尾电流。 第二对（154分之152）的可调节的电流源被配置为响应于第一偏置电流控制信号以调整所述第二差分对晶体管的各自的尾电流。 第三对（142/144）的可调电流源响应于第二偏置电流控制信号被配置为通过所述第二差分对晶体管的调整相应的电流。
-
公开(公告)号：JP5291493B2
公开(公告)日：2013-09-18
申请号：JP2009042176
申请日：2009-02-25
申请人： セイコーインスツル株式会社
发明人： 稔 須藤
CPC分类号： H03F3/45233 , H03F2203/45292
摘要： Provided is a CMOS operational amplifier circuit that can operate with low noise, with low current consumption, and with stability. A cascode bias voltage of a folded cascode circuit in the CMOS operational amplifier circuit is modulated by a current at an input differential stage, thereby enabling operation with low noise, with low current consumption, and with stability.
-
9.发明专利Display device, differential amplifier circuit, and data line drive method for display device 审中-公开显示装置，差分放大器电路和用于显示装置的数据线驱动方法
公开(公告)号：JP2011209489A
公开(公告)日：2011-10-20
申请号：JP2010076838
申请日：2010-03-30
CPC分类号： G09G3/3688 , G09G3/3614 , G09G2310/027 , G09G2310/0291 , H03F3/45233 , H03F2203/45726
摘要： PROBLEM TO BE SOLVED: To provide a display device preventing image quality deterioration even when a panel is enlarged and a vertical synchronizing frequency increases.SOLUTION: The differential amplifier of the display device includes: first and second transistors serially connected between a positive power supply and a negative power supply; an output terminal to which the drains of the transistors are connected in common; an output stage circuit having a first phase compensation capacitance provided between a first current mirror circuit and the output terminal and a second phase compensation capacitance provided between a second current mirror and the output terminal; and a bias control circuit which is provided between an adder circuit and the output stage circuit and performs bias control of the first and second transistors. The output circuit provides short-circuiting between the gate and the source of each of the first and second transistors during a switching period, and charges/discharges the first phase compensation capacitance and the second phase compensation capacitance to a predetermined potential. The bias control circuit cuts off a current path between the first and second transistors.
摘要翻译： 要解决的问题：提供一种即使面板放大并且垂直同步频率增加也能防止图像质量恶化的显示装置。显示装置的差分放大器包括：串联连接在正电源和正电源之间的第一和第二晶体管 负电源; 输出端子，晶体管的漏极共同连接到该输出端子; 输出级电路，其具有设置在第一电流镜电路和输出端之间的第一相位补偿电容和设置在第二电流镜与输出端之间的第二相位补偿电容; 以及设置在加法器电路和输出级电路之间并执行第一和第二晶体管的偏置控制的偏置控制电路。 输出电路在开关周期期间在第一和第二晶体管的栅极和源极之间提供短路，并将第一相位补偿电容和第二相位补偿电容充电/放电到预定电位。 偏置控制电路切断第一和第二晶体管之间的电流路径。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.013 秒)
