-
公开(公告)号:JP2015039087A
公开(公告)日:2015-02-26
申请号:JP2011277875
申请日:2011-12-20
申请人: 株式会社村田製作所 , Murata Mfg Co Ltd
发明人: IIJIMA MASANORI , MORISAWA FUMIMASA
CPC分类号: H03F1/0233 , H03F1/0261 , H03F1/302 , H03F1/56 , H03F3/193 , H03F3/195 , H03F3/213 , H03F3/245 , H03F3/45 , H03F3/45071 , H03F3/45183 , H03F3/45475 , H03F3/72 , H03F2200/111 , H03F2200/222 , H03F2200/27 , H03F2200/387 , H03F2200/411 , H03F2200/429 , H03F2200/528 , H03F2200/78 , H03F2203/45112 , H03F2203/45398 , H03F2203/45528 , H03F2203/45542 , H03F2203/45594 , H03F2203/45601 , H03F2203/45622 , H03F2203/45674 , H03F2203/45726 , H03F2203/7206 , H03F2203/7209 , H03F2203/7236 , H03G1/0088
摘要: 【課題】送信電力特性のばらつきを低減可能な半導体集積回路装置および高周波電力増幅器モジュールを提供する。【解決手段】例えば、バンドギャップリファレンス回路BGRと、レギュレータ回路VREGと、これらの間に設けられ、ユニティ・ゲイン・バッファBFを含んだ基準電圧補正回路VREFCTL1とを備え、VREFCTL1によってBGRからのバンドギャップ電圧Vbgのばらつきを補正する。VREFCTL1は、それぞれ異なる抵抗値(Rr1〜Rr3)を持つ第1〜第3抵抗経路を備え、BFの出力電圧を反映した電流(I2)を第1〜第3抵抗経路のいずれか1個に選択的に供給することで補正を行う。この際の選択は、ボンディングワイヤBWを端子REF1〜REF3のいずれか1個に接続することで行う。【選択図】図4
摘要翻译: 要解决的问题:提供减少传输功率特性变化的半导体集成电路器件和高频功率放大器模块。解决方案:半导体集成电路器件例如包括带隙基准电路BGR,调节器电路 VREG和设置在它们之间并包括单位增益缓冲器BF的参考电压校正电路VREFCTL1,并且VREFCTL1校正来自BGR的带隙电压Vbg的变化。 VREFCTL1包括具有不同电阻值(Rr1-Rr3)的第一至第三电阻路径,并且通过选择性地将反映BF的输出电压的电流(I2)提供给第一至第三电阻路径中的任何一个来执行校正。 通过将接合线BW连接到端子REF1-REF3中的任何一个来进行选择。
-
公开(公告)号:JP2014225742A
公开(公告)日:2014-12-04
申请号:JP2013103150
申请日:2013-05-15
CPC分类号: H03F3/2171 , H03F3/005 , H03F3/393 , H03F3/45179 , H03F3/45192 , H03F3/45762 , H03F3/45946 , H03F2200/264 , H03F2200/271 , H03F2200/375 , H03F2200/408 , H03F2200/411 , H03F2200/81 , H03F2203/45012 , H03F2203/45028 , H03F2203/45116 , H03F2203/45136 , H03F2203/45138 , H03F2203/45174 , H03F2203/45212 , H03F2203/45512 , H03F2203/45528 , H03F2203/45558 , H03F2203/45594 , H03F2203/45601 , H03F2203/45604 , H03F2203/45631 , H03F2203/45632 , H03F2203/45634 , H03F2203/45641 , H03F2203/45681 , H03F2203/45698 , H03F2203/45726
摘要: 【課題】チョッパアンプの出力を加算処理して、オフセット電圧を除去した信号を生成する場合、その加算処理を行う回路に起因するオフセット電圧が、さらに重畳する。【解決手段】信号処理回路(1)は、差動入力信号(Vsp(t)/Vsm(t))を増幅する差動増幅回路(AMP1)を有するチョッパアンプ(1A)と、チョッパアンプが生成するチョッパ出力信号(Vsub(t))を加算して、加算信号(Vfil(t))を生成する加算回路(1B)と、を備える。差動増幅回路に入力される差動信号は、制御クロック(CLK1)の第1位相期間および第2位相期間毎に入れ替えられ、加算回路は、第1位相期間および第2位相期間におけるチョッパ出力信号を加算して、加算信号を生成する。【選択図】図1
摘要翻译: 要解决的问题:为了解决当斩波放大器的输出被相加处理以产生消除了偏移电压的信号时,进一步叠加归因于用于执行加法处理的电路的偏移电压的问题。解决方案: 信号处理电路(1)包括:具有用于放大差分输入信号(Vsp(t)/ Vsm(t))的差分放大电路(AMP1)的斩波放大器(1A); 以及用于添加由斩波放大器生成的斩波输出信号(Vsub(t))以生成相加信号(Vfil(t))的加法电路(1B)。 输入到差分放大电路的差分信号在控制时钟(CLK1)的每个第一相位周期和第二相位周期互换,并且加法电路在第一相位周期和第二相位周期中添加斩波输出信号,以产生 加法信号。
-
公开(公告)号:JP5197855B2
公开(公告)日:2013-05-15
申请号:JP2011537649
申请日:2009-11-20
申请人: クアルコム,インコーポレイテッド
发明人: アブヘイ・エス・ディクシット , ヴァイシュナヴ・シュリニヴァス
IPC分类号: H03K19/0175
CPC分类号: H03F3/45946 , H03F3/45179 , H03F3/45475 , H03F2200/78 , H03F2203/45424 , H03F2203/45434 , H03F2203/45641 , H03F2203/45642 , H03F2203/45646 , H03F2203/45681 , H03F2203/45682 , H03F2203/45686 , H03F2203/45696 , H03F2203/45702 , H03F2203/45726 , H04L25/0272
-
4.
公开(公告)号:JP5136587B2
公开(公告)日:2013-02-06
申请号:JP2010085151
申请日:2010-04-01
申请人: 株式会社デンソー
IPC分类号: H03F3/45
CPC分类号: H03F3/45183 , H03F3/45192 , H03F3/45659 , H03F2200/261 , H03F2203/45404 , H03F2203/45421 , H03F2203/45424 , H03F2203/45434 , H03F2203/45512 , H03F2203/45514 , H03F2203/45544 , H03F2203/45726 , H03F2203/45728
-
公开(公告)号:JP4861791B2
公开(公告)日:2012-01-25
申请号:JP2006293182
申请日:2006-10-27
申请人: ルネサスエレクトロニクス株式会社
CPC分类号: H03F3/4521 , H03F3/3022 , H03F3/45183 , H03F3/45753 , H03F2203/45212 , H03F2203/45534 , H03F2203/45726
-
公开(公告)号:JP4854695B2
公开(公告)日:2012-01-18
申请号:JP2008066296
申请日:2008-03-14
发明人: 博之 宮下
CPC分类号: H03F3/45183 , H03F2203/45702 , H03F2203/45726 , H03K3/356139
-
公开(公告)号:JP2010147992A
公开(公告)日:2010-07-01
申请号:JP2008325466
申请日:2008-12-22
申请人: Toshiba Corp , 株式会社東芝
发明人: NOZAWA MAI , FURUTA MASANORI
CPC分类号: H03F1/223 , H03F3/45183 , H03F3/45192 , H03F3/45475 , H03F3/45735 , H03F2200/249 , H03F2200/405 , H03F2200/414 , H03F2200/78 , H03F2203/45292 , H03F2203/45302 , H03F2203/45356 , H03F2203/45396 , H03F2203/45424 , H03F2203/45446 , H03F2203/45536 , H03F2203/45544 , H03F2203/45551 , H03F2203/45616 , H03F2203/45726 , H03F2203/45728 , H03M1/002 , H03M1/0682 , H03M1/164
摘要: PROBLEM TO BE SOLVED: To reduce a starting time and suppress an increase of electric power consumption.
SOLUTION: The amplifier circuit includes a current source 101 which is connected between a power-supply voltage Vdd and an output node Vy and goes on when a switching control signal has a first value or goes off when it has a second value, a grounded voltage control current source 104 for which an amount of current is controlled by an input voltage Vin, a cascode transistor 102 connected between the voltage control current source and the output node, a boost amplifier 103 connected between a gate electrode and a source electrode of the cascode transistor, and a switch SW13 which is connected between an output node of the boost amplifier and a bias voltage Vb and goes on for a predetermined time period along with a change of the value of the switching control signal from the second value to the first value to force the boost amplifier to start up.
COPYRIGHT: (C)2010,JPO&INPIT摘要翻译: 要解决的问题:为了减少启动时间并抑制电力消耗的增加。 解决方案:放大器电路包括连接在电源电压Vdd和输出节点Vy之间的电流源101,当切换控制信号具有第一值或当其具有第二值时,其断开, 接地电压控制电流源104,其电流量由输入电压Vin,连接在电压控制电流源和输出节点之间的共源共栅晶体管102,连接在栅电极和源极之间的升压放大器103 并且连接在升压放大器的输出节点和偏置电压Vb之间的开关SW13,并且随着开关控制信号的值从第二值的变化而变化到预定时间段 第一个值强制升压放大器启动。 版权所有(C)2010,JPO&INPIT
-
公开(公告)号:JP4330644B2
公开(公告)日:2009-09-16
申请号:JP2007202287
申请日:2007-08-02
申请人: 三洋電機株式会社
CPC分类号: H03F3/45183 , H03F1/26 , H03F3/45475 , H03F2200/372 , H03F2203/45508 , H03F2203/45534 , H03F2203/45726 , H03M1/0881 , H03M1/167
-
9.Operational amplifier circuit and driving method of the operational amplifier circuit 有权
标题翻译: 操作放大器电路的运行放大器电路和驱动方法公开(公告)号:JP2009201044A
公开(公告)日:2009-09-03
申请号:JP2008043169
申请日:2008-02-25
发明人: KUROKI RYUTA
IPC分类号: H03F3/45
CPC分类号: H03F3/45183 , H03F3/45475 , H03F3/72 , H03F2200/297 , H03F2203/45726 , H03F2203/45728
摘要: PROBLEM TO BE SOLVED: To provide an operational amplifier circuit speeding up operations for getting a steady state after canceling power-down state, and also to provide a control method of the operational amplifier circuit in a CMOS operational amplifier circuit.
SOLUTION: In a power-down state, applying a voltage VDD2 to a node N1 by a SW1 and outputting the voltage VDD2 from an output terminal OUT1, results in a difference in the electrical potentials at both electrodes of a phase compensation capacitor C1, to accumulate electric charges. When the power-down state changes to the steady state, the accumulated electric charges are discharged, and gates of an N-channel MOS transistor TN3 are turned ON, resulting in an instant reduction of an output value of an output terminal OUT2 to get the steady state.
COPYRIGHT: (C)2009,JPO&INPIT摘要翻译: 要解决的问题:提供一种运行放大器电路在取消掉电状态之后加速操作以获得稳定状态,并且还提供CMOS运算放大器电路中的运算放大器电路的控制方法。 解决方案:在掉电状态下,通过SW1向节点N1施加电压VDD2,并从输出端子OUT1输出电压VDD2,导致相位补偿电容器的两个电极的电位差 C1,累积电费。 当掉电状态变为稳定状态时,累积的电荷被放电,并且N沟道MOS晶体管TN3的栅极导通,导致输出端子OUT2的输出值的瞬间减小以获得 稳定状态。 版权所有(C)2009,JPO&INPIT
-
公开(公告)号:JPWO2006103977A1
公开(公告)日:2008-09-04
申请号:JP2007510404
申请日:2006-03-20
申请人: 松下電器産業株式会社
CPC分类号: G09G3/20 , G09G3/3688 , G09G2310/0275 , G09G2320/0252 , G09G2330/021 , G09G2330/06 , H03F3/3001 , H03F3/4521 , H03F2203/30099 , H03F2203/30132 , H03F2203/45618 , H03F2203/45726
摘要: 出力モードでは、出力スイッチ(SW11)がオンになり供給スイッチ(SW13a,SW13b)がオフになるとともに、駆動トランジスタ(T105a,T105b)から出力電流が中間ノード(nc)へ供給される。一方、遷移モードでは、出力スイッチ(SW11)がオフになり供給スイッチ(SW13a,SW13b)がオンになるとともに、駆動トランジスタ(T105a,T105b)からの出力電流の供給が遮断される。このとき、容量素子(C103a,C103b)は、基準ノード(Vcc,Vss)からの電圧を受ける。また、中間ノード(nc)には入力電圧(Vin)が供給される。
-
-
-
-
-
-
-
-
-