駆動回路
    1.
    发明专利
    駆動回路 审中-公开

    公开(公告)号:JP2018170705A

    公开(公告)日:2018-11-01

    申请号:JP2017068224

    申请日:2017-03-30

    发明人: 巽 泰三

    IPC分类号: H03F3/45

    摘要: 【課題】、優れた高周波特性を備えながら小型化された駆動回路を提供する。 【解決手段】増幅セル12Aは、入力側伝送線路に接続された入力端子In1と、入力側伝送線路に接続された入力端子In2と、ベースが入力端子In1に接続され、コレクタが出力側伝送線路に接続されたトランジスタTr1と、ベースが入力端子In2に接続され、コレクタが出力側伝送線路に接続されたトランジスタTr2と、トランジスタTr1,Tr2のエミッタに接続された電流源I2と、一端がトランジスタTr2のコレクタに接続され、他端がトランジスタTr1のベースに接続され、キャパシタCa1および抵抗R3とを含む直列回路SC1と、一端がトランジスタTr1のコレクタに接続され、他端がトランジスタTr2のベースに接続され、キャパシタCa2および抵抗R4とを含む直列回路SC2を有する。 【選択図】図5

    光変調器駆動回路
    3.
    发明专利

    公开(公告)号:JP2018121217A

    公开(公告)日:2018-08-02

    申请号:JP2017011519

    申请日:2017-01-25

    发明人: 巽 泰三

    IPC分类号: H03F3/19 H03F3/68 H03F3/45

    摘要: 【課題】同相除去比を増加させて多値振幅変調に好適な線形増幅動作を行うことができる光変調器駆動回路を提供する。 【解決手段】一実施形態では、差動入力信号を伝送する一対の入力側伝送線路と差動入力信号を受けて増幅された差動入力信号を差動信号として出力する複数の差動増幅回路と複数の差動増幅回路から出力された差動信号を伝送する一対の出力側伝送線路を備える。複数の差動増幅回路は差動入力信号に応じて差動信号を生成する差動対回路と遅延線路と遅延線路を介して差動対回路に電流を供給する電流源とを含む第1の差動増幅回路と、差動入力信号に応じて差動信号を生成する差動対回路と前記差動対回路に電流を直接供給する電流源とを含む第2の差動増幅回路とを備える。第1の差動増幅回路と第2の差動増幅回路とが一対の入力側伝送線路と一対の出力側伝送線路との間に互いに並列に接続されている。 【選択図】図10

    分布型増幅器
    4.
    发明专利
    分布型増幅器 审中-公开
    分布式放大器

    公开(公告)号:JPWO2014178261A1

    公开(公告)日:2017-02-23

    申请号:JP2015514795

    申请日:2014-04-04

    IPC分类号: H03F3/60

    摘要: 入力伝送線路1に対するN個の増幅ブロック3−1〜3−Nの接続間隔が、信号入力端子RFinから遠くなるほど広がっており、かつ、N個の増幅ブロック3−1〜3−Nの中で、信号入力端子RFinと遠い側の入力伝送線路1に接続される増幅ブロック3−n内の入力コンデンサ4ほど容量値Cnが小さくなっているように構成する。

    摘要翻译: 所述N个放大块3-1至3-N的输入传输线路1的连接间隔,已经扩散从信号输入端RFin的距离的增加,并且,N个放大块3-1至3-N之间 被配置为使得所述扩增块的输入电容器4更高的电容值CN 3-n的连接到所述信号输入端RFin的输入传输线路1和远侧较小。

    Drive circuit
    5.
    发明专利
    Drive circuit 有权
    驱动电路

    公开(公告)号:JP2013183450A

    公开(公告)日:2013-09-12

    申请号:JP2012048375

    申请日:2012-03-05

    IPC分类号: H03F3/60 H03F1/48

    摘要: PROBLEM TO BE SOLVED: To provide a drive circuit that is compact despite having a distributed constant amplifier.SOLUTION: A drive circuit 10A includes: input side wiring 12a, 12b for transmitting unamplified signals; output side wiring 13a, 13b for transmitting amplified signals; first to Nth (N is an integer of two or greater) amplification units A-Aconnected in parallel with each other between the wiring routes; first to (N-1)th input side delay transmission lines DI-DIconnected in series with each other on the input side wiring 12a, 12b; first to (N-1)th output side delay transmission lines DO-DOconnected in series with each other on the output side wiring 13a, 13b; and power supply lines 14a, 14b for supplying DC power to the output side wiring 13a, 13b.

    摘要翻译: 要解决的问题:尽管具有分布式恒定放大器,但是提供了紧凑的驱动电路。解决方案:驱动电路10A包括:用于发送未放大信号的输入侧配线12a,12b; 用于发送放大信号的输出侧布线13a,13b; 第一至第N(N是两个或更多个的整数)放大单元A-在布线路径之间彼此并联连接; (N-1)输入侧延迟传输线DI-DI在输入侧布线12a,12b上彼此串联连接; 第一至第(N-1)输出侧延迟传输线DO-DO在输出侧布线13a,13b上彼此串联连接; 以及用于向输出侧配线13a,13b供给直流电力的供电线14a,14b。

    分布型増幅器および集積回路

    公开(公告)号:JPWO2007049391A1

    公开(公告)日:2009-04-30

    申请号:JP2007542252

    申请日:2006-08-14

    IPC分类号: H03F3/60 H03F3/195

    CPC分类号: H03F3/605

    摘要: 複数のトランジスタは増幅素子として動作する。入力側結合回路は、直列接続された複数の分布定数線路からなり、一方の端子が入力端子で、他方の端子がバイアス入力端子である。その分布定数線路同士の接続点の各々が複数のトランジスタの各々の入力に接続されている。出力側結合回路は、直列接続された複数の分布定数線路からなり、一方の端子が出力端子で、他方の端子がバイアス入力端子である。その分布定数線路同士の接続点の各々が複数のトランジスタの各々の出力に接続されている。終端回路は、入力側結合回路または出力側結合回路の少なくとも一方に備えられる。終端回路は、バイアス入力端子と電圧源の間に接続された第1の抵抗と、そのバイアス入力端子と接地電位の間に接続された第2の抵抗とを有している。第1の抵抗の抵抗値が第2の抵抗の抵抗値以下である。

    共振回路、分布型増幅器、及び発振器
    8.
    发明专利
    共振回路、分布型増幅器、及び発振器 审中-公开
    谐振电路,分布式放大器,以及振荡器

    公开(公告)号:JPWO2013089163A1

    公开(公告)日:2015-04-27

    申请号:JP2013549300

    申请日:2012-12-06

    IPC分类号: H01P7/08 H01P5/02 H03F3/60

    摘要: 伝送線路と容量とで構成された共振回路において、容量値のプロセス変動に伴う結合係数の変化を抑圧した共振回路を提供するため、本発明の共振回路は、スタブと、スタブに一端が接続されて、他端が接地された第1の容量と、スタブと第1の容量との接続部に一端が接続された第2の容量とを備える。

    摘要翻译: 在由传输线和电容器,用于提供抑制了耦合系数由于在电容值的处理变化中,本发明的谐振电路,并且所述短截线的变化的谐振电路构成谐振电路,其一端连接到短截线 碲,包括:第一电容器,其另一端接地,以及一端连接到短截线和所述第一电容器之间的连接部分的第二电容器。

    Distributed low noise amplifier
    9.
    发明专利

    公开(公告)号:JP2010541450A

    公开(公告)日:2010-12-24

    申请号:JP2010527583

    申请日:2008-10-01

    IPC分类号: H03F1/26 H03F3/60

    摘要: 分散型低雑音増幅器(DLNA)(10)は少なくとも、増幅器の入力(14)から増幅器の出力(22)までの第1パス(36.1)を形成する第1増幅部(30.1)と、上記入力(14)から上記出力(22)まで第2パスを形成する第2増幅部(30.2)とを備える。 上記第1パスおよび上記第2パスのそれぞれは、異なる位相の変化と関連付けられる。 上記第1パスに沿って伝搬する、増幅器構成によって生成される雑音と、上記第2パスに沿って伝搬する、増幅器構成によって生成される雑音との間の位相差、及び、DLNAの出力(22)の前における雑音の相殺的干渉を発生させ、これによって雑音抑制帯域における雑音を抑制するために、上記差は雑音抑制帯域における周波数について30度よりも大きい。 増幅部(30.1)から(30.n)における各ゲインは、上記増幅器(10)の上記入力(14)から上記出力(10)までの方向に減少し得る。