-
公开(公告)号：JP2022500759A
公开(公告)日：2022-01-04
申请号：JP2021513985
申请日：2019-09-09
发明人： マーク ヴァルトネン
摘要： 不揮発性メモリエクスプレスデバイスのネットワークをサニタイズするときに使用する方法であり、方法は、不揮発性メモリエクスプレスデバイスのネットワークの構成を識別する識別ステップを含み、識別ステップは、不揮発性メモリエクスプレスデバイスのコントローラの1つ以上を識別することと、不揮発性メモリエクスプレスデバイスの不揮発性メモリのどの部分がどの識別されるコントローラに対してアクセス可能であるかを識別することとを含む、方法を提供する。方法は、前記ネットワークの識別される前記構成に少なくとも部分的に基づいて、少なくとも1つの前記不揮発性メモリエクスプレスデバイスの前記不揮発性メモリの少なくとも一部に関するデータ消去処理を実施する実施ステップを更に含む、方法を提供する。 【選択図】図3
-
公开(公告)号：JP2021532468A
公开(公告)日：2021-11-25
申请号：JP2021502989
申请日：2019-06-06
申请人： アーム・リミテッド
发明人： グロカット、トーマス クリストファー
IPC分类号： G06F12/06 , G06F12/0891 , G06F12/0875 , G06F12/02 , G06F12/14
摘要： 装置は、メモリ・システム内でアクセスされるべき位置を識別する標的アドレスを指定するメモリ・アクセス要求を発行するための処理回路と、処理回路によって発行されるメモリ・アクセス要求がメモリ・システム内に記憶されているメモリ保護テーブル内で指定されるアクセス許可を満たすかをチェックするための許可チェック回路を備えるメモリ保護ユニットMPUとを備える。メモリ保護テーブルは、アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス許可を各々が指定するメモリ保護エントリを備え、可変サイズは、2の累乗以外のバイト数とすることができる。
-
公开(公告)号：JP6972243B1
公开(公告)日：2021-11-24
申请号：JP2020115887
申请日：2020-07-03
摘要： 【課題】リテンション特性によるデータ化けを低減して、信頼性を向上させる。 【解決手段】メモリドライブ装置は、書き換え可能な不揮発性メモリを有するメモリドライブ装置であって、前記不揮発性メモリで構成され、情報処理に用いるデータを記憶可能なデータ記憶領域と、前記不揮発性メモリで構成され、所定のテストデータを記憶するテスト記憶領域と、予め前記所定のテストデータが記憶された前記テスト記憶領域に対する記憶不良の割合を示す指標値に基づいて、所定のデータ保持期間に達したことを判定し、前記所定のデータ保持期間に達した場合に、前記データ記憶領域に対して、既に記憶されているデータの再書き込みを実行する制御部とを備える。 【選択図】図2
-
公开(公告)号：JP6965460B2
公开(公告)日：2021-11-10
申请号：JP2020554426
申请日：2019-03-19
发明人： クレーマー,フロリアン , デッケルト,ミヒャエル , ナゲル,パトリック , シュチェティニン,マクシム
IPC分类号： G06F12/02
-
公开(公告)号：JP6963558B2
公开(公告)日：2021-11-10
申请号：JP2018548198
申请日：2017-03-09
发明人： シェンフェルト、オイゲン , ビヴェンス、ジョン、アラン , ダス、コウシク , リー、ミン , マヒンドル、ルチ , ラマサミ、ハリゴヴィンド、ヴェンカトラージュ , リュアン、ヤオピン , サラプラ、ヴァレンティーナ
-
-
公开(公告)号：JP2021526766A
公开(公告)日：2021-10-07
申请号：JP2020569181
申请日：2018-06-12
摘要： メモリ管理の方法、装置、およびシステムが提供される。メモリ管理の方法は、メモリ管理ハードウェアアクセラレータによって実行され、メモリ管理ハードウェアアクセラレータは、アプリケーションサブシステム(501)および通信サブシステム(503)に結合される。アプリケーションサブシステム(501)はメインオペレーティングシステムを実行するように構成され、通信サブシステム(503)は通信オペレーティングシステムを実行するように構成される。方法は、メインオペレーティングシステムによって通信サブシステムに割り当てられた動的メモリ空間に対応するメモリアドレスのセットを取得するステップ(S001)であって、メモリアドレスのセットが1つまたは複数のメモリアドレスを含む、ステップ(S001)と、メモリアドレスのセット内のいくつかのメモリアドレスを通信サブシステムの構成要素に送信するステップ(S002)とを含む。
-
公开(公告)号：JP2021157765A
公开(公告)日：2021-10-07
申请号：JP2020192354
申请日：2020-11-19
申请人： インテル・コーポレーション
发明人： ビョウンチャン オー , サイ ディーラージ ポラガニ , ジョシュア ビー. フライマン
摘要： 【課題】ECCオーバヘッドを削減できる、グラフアプリケーション用に最適化されたメモリチャネルのメモリランク設計を提供する。 【解決手段】メモリチャネルは、バーストアクセス当たり8ビットの生データの8回の転送を有する。メモリチップのランクは、第1、第2及び第3のX4メモリチップを有する。プログラム可能なユニファイドメモリアーキテクチャ(PUMA)実装のためのメモリチップランクにおける第3のメモリチップ402_3のECC情報をストライピングするための2つの異なるアプローチを示す。第1のECCエンコーディングアプローチは、シンボルを「長さ方向」に定義し、列に沿って鉛直方向に走る8個の生データシンボルと4個のECCシンボルである。他のECCエンコーディングアプローチは、シンボルを「横方向」に定義し、エラーは、バーストの特定の転送の間でデータピンにわたって現れ、バーストの他の転送にわたって現れない。 【選択図】図4a
-
公开(公告)号：JP2021149991A
公开(公告)日：2021-09-27
申请号：JP2020050122
申请日：2020-03-19
申请人： キオクシア株式会社
摘要： 【課題】応答性能の悪化を抑制したメモリシステムを提供すること。 【解決手段】実施形態によれば、メモリシステムは、不揮発性のメモリと、コントローラと、を備える。メモリは、複数の記憶領域を備える。複数の記憶領域のそれぞれは、データに応じてしきい値電圧が設定される複数のメモリセルを備える。コントローラは、複数の記憶領域のうちの第1の記憶領域が備える複数のメモリセルのしきい値電圧の分布である第1の分布を取得する。コントローラは、複数の記憶領域のうちの第2の記憶領域が備える複数のメモリセルのしきい値電圧の分布である第2の分布を取得する。コントローラは、第1の分布と第2の分布との乖離量である第1の乖離量に基づいて第1の記憶領域または第2の記憶領域の異常を検出する。 【選択図】図9
-
公开(公告)号：JP2021140553A
公开(公告)日：2021-09-16
申请号：JP2020038803
申请日：2020-03-06
申请人： キオクシア株式会社
发明人： 高梨 良寛
摘要： 【課題】起動時にロード可能なソフトウェアの記憶領域を削減するメモリシステムを提供する。 【解決手段】メモリシステム1は、不揮発性メモリ3とコントローラ5とを含む。コントローラは、不揮発性メモリ3を制御する。不揮発性メモリは、特定のソフトウェアを記憶可能である第1の領域6と、特定のソフトウェアを記憶し、第1の領域6よりも信頼性が高い第2の領域8とを含む。コントローラは、特定のソフトウェア(FW1)を指定するコマンドを受信した場合に、特定のソフトウェア(FW1)を第1の領域に記憶させ、コントローラの起動時に、第1の領域に記憶されている特定のソフトウェア(FW1)をロードする。 【選択図】図1
-
-
-
-
-
-
-
-
-
搜索结果
12603 条记录 (耗时 0.043 秒)
