-
公开(公告)号：JP2021190020A
公开(公告)日：2021-12-13
申请号：JP2020097826
申请日：2020-06-04
申请人： 富士通株式会社
摘要： 【課題】メモリに出力するアクセスコマンドの並列数を変更可変なメモリアクセスコントローラを含む演算処理装置の回路規模を低減する。 【解決手段】演算処理装置に搭載されるメモリアクセスコントローラは、第1シフト信号と、複数の資源番号のいずれかと、演算部から受けるメモリアクセス要求とを、動作モードに応じた時間間隔で出力するメモリアクセス受領部と、直列に接続された複数のステージを有し、メモリアクセス受領部からの資源番号およびメモリアクセス要求を第1シフト信号に基づいて初段のステージで受け、動作モードに応じたタイミングで初段のステージから後段のステージに資源番号およびメモリアクセス要求をシフトするシフトレジスタと、資源番号のそれぞれに対応して設けられ、受けた資源番号が自資源番号と一致する場合、アクセスコマンドをメモリに出力する複数のメモリアクセス送信部と、を有する。 【選択図】図2
-
公开(公告)号：JP2021532468A
公开(公告)日：2021-11-25
申请号：JP2021502989
申请日：2019-06-06
申请人： アーム・リミテッド
发明人： グロカット、トーマス クリストファー
IPC分类号： G06F12/06 , G06F12/0891 , G06F12/0875 , G06F12/02 , G06F12/14
摘要： 装置は、メモリ・システム内でアクセスされるべき位置を識別する標的アドレスを指定するメモリ・アクセス要求を発行するための処理回路と、処理回路によって発行されるメモリ・アクセス要求がメモリ・システム内に記憶されているメモリ保護テーブル内で指定されるアクセス許可を満たすかをチェックするための許可チェック回路を備えるメモリ保護ユニットMPUとを備える。メモリ保護テーブルは、アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス許可を各々が指定するメモリ保護エントリを備え、可変サイズは、2の累乗以外のバイト数とすることができる。
-
-
公开(公告)号：JP6941082B2
公开(公告)日：2021-09-29
申请号：JP2018152980
申请日：2018-08-15
发明人： マラディ, クリシュナ ティー , 鄭 宏 忠 , ブレナン, ロバート
-
公开(公告)号：JP2021128752A
公开(公告)日：2021-09-02
申请号：JP2020191783
申请日：2020-11-18
发明人： マラディ,クリシュナ テジャ , 皇甫文沁
IPC分类号： G06F12/06 , G06F9/34 , G06F15/80 , G11C5/04 , G11C11/4093 , H01L27/10 , H01L21/8242 , H01L27/108 , G06F12/00
摘要： 【課題】メモリモジュールの性能を向上させることができる方法及び性能が向上したメモリモジュールを提供する。 【解決手段】メモリシステム1は、メモリモジュールとホストプロセッサとを含む。メモリモジュールは、複数のDRAMバンク200を含むメモリダイとメモリコントローラとを含む。DRAMバンクの各々は、DRAMセル210のアレイと、開かれたページの値を格納する行バッファと、入出力(IO)モジュール260と、インメモリコンピューティング(IMC)モジュールと250、を含む。IMCモジュールは、行バッファ又はIOモジュールからオペランドを受信し、オペランド及び複数の算術論理演算から選択された一つの算術論理演算に基づいて出力を計算するように構成された算術論理ユニット(ALU)252と、ALUによって計算された出力を格納するように構成された結果レジスタ256とを含む。 【選択図】図2A
-
公开(公告)号：JP6929474B1
公开(公告)日：2021-09-01
申请号：JP2020561840
申请日：2020-05-01
申请人： 三菱電機株式会社
IPC分类号： G06F12/06 , G06F12/0862
摘要： ラインにおいて異なる工程を実施するための複数の動作モードを有するプログラムを実行するプログラム実行装置(100)は、複数の動作モードそれぞれについて、プログラムが実行されているときに発生する記憶装置へのアクセスの頻度を該アクセスの対象であるデータ毎に計数する計数部(130)と、プログラムの動作モードの指定と、プログラムを実行することの指示と、を受け付ける受付部(110)と、指定の動作モードにおいて、計数部(130)によって計数された頻度が高い順にデータをキャッシュ(160)に格納する格納部(150)と、指示が受け付けられると、格納部(150)によってキャッシュ(160)に格納されたデータを参照して指定の動作モードでプログラムを実行する実行部(120)と、を備える。
-
-
公开(公告)号：JP6908789B2
公开(公告)日：2021-07-28
申请号：JP2020532688
申请日：2018-11-15
申请人： マイクロン テクノロジー,インク.
发明人： フェランテ,ジャンフランコ. , ミノーポリ,ディオニシオ.
-
公开(公告)号：JP6902843B2
公开(公告)日：2021-07-14
申请号：JP2016199409
申请日：2016-10-07
申请人： キヤノン株式会社
发明人： 伊藤 忠幸
IPC分类号： G06F12/0855 , G06F12/0862 , G06F12/0875 , G06F12/00 , G06F12/06 , G06T1/60
-
公开(公告)号：JP2021099850A
公开(公告)日：2021-07-01
申请号：JP2021034975
申请日：2021-03-05
申请人： アップル インコーポレイテッド , Apple Inc.
摘要： 【課題】DRAMを含む電子システムの改良技術を提供する。 【解決手段】メモリシステムは、少なくとも1つの特性が異なる、少なくとも2つのタイプのDRAMを含む。例えば、一方のDRAMタイプは高密度DRAMであってよく、他方のDRAMタイプは、第1のDRAMタイプよりも低い密度を有し得るが、より低いレイテンシ及びより高いバンド幅も有することができる。第1のタイプのDRAMは1つ以上の第1の集積回路にあってよく、第2のタイプのDRAMは1つ以上の第2の集積回路にあってよい。第1の集積回路と第2の集積回路はスタックにおいて互いに接続することができる。第2の集積回路は、他の回路(例えば、システムオンチップ(SOC)など、メモリコントローラを有する集積回路)に接続するために物理層回路を含むことができ、この物理層回路は第1の集積回路のDRAMによって共有することができる。 【選択図】図1
-
-
-
-
-
-
-
-
-
搜索结果
13665 条记录 (耗时 0.031 秒)
