-
公开(公告)号：KR1020100047849A
公开(公告)日：2010-05-10
申请号：KR1020107001685
申请日：2008-06-18
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
IPC: H01L27/12
CPC classification number: H01L27/1266 , H01L21/76254 , H01L27/1214 , H01L29/045 , H01L29/66772
Abstract: A manufacturing method of a semiconductor device in which a space between semiconductor films transferred to a plurality of places can be made small. Transfer of a semiconductor film from a bond substrate to a base substrate is carried out a plurality of times. In the case where a semiconductor film transferred first and a semiconductor film transferred later are provided adjacently, the latter transfer is carried out using a bond substrate with its end portion partially removed. The width in a perpendicular direction to the bond substrate used for the later transfer, of the region of the bond substrate corresponding to the removed end portion is larger than the thickness of the semiconductor film which is transferred first.
Abstract translation: 可以使半导体器件的制造方法变小，其中半导体膜转移到多个位置之间的空间。 半导体膜从接合基板向基底基板的转印多次。 在第一次转移的半导体膜和稍后转移的半导体膜相邻地设置的情况下，使用其端部被部分去除的接合基板进行后一种转印。 与用于稍后转印的接合衬底的垂直方向上的宽度相对于被去除端部的接合衬底的区域的宽度大于首先转移的半导体膜的厚度。
-
公开(公告)号：KR1020100065145A
公开(公告)日：2010-06-15
申请号：KR1020107002910
申请日：2008-09-05
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Inventor： 오누마히데토 , 이이쿠보요이치 , 야마모토요시아키 , 마키노켄이치로 , 시모무라아키히사 , 히가에이지 , 미조이타츠야 , 나가노요지 , 이사카후미토 , 가케하타테츠야 , 야마자키,순페이
IPC: H01L21/02 , H01L21/336 , H01L27/12 , H01L29/786
CPC classification number: H01L27/1266 , H01L21/2007 , H01L21/76254 , H01L21/84 , H01L27/1214 , H01L29/4908 , H01L29/66772 , H01L29/78603 , H01L29/78654 , H01L29/34
Abstract: A high-performance semiconductor device using an SOI substrate in which a low-heat-resistance substrate is used as a base substrate. Further, a high-performance semiconductor device formed without using chemical polishing. Further, an electronic device using the semiconductor device. An insulating layer over an insulating substrate, a bonding layer over the insulating layer, and a single-crystal semiconductor layer over the bonding layer are included, and the arithmetic-mean roughness of roughness in an upper surface of the single-crystal semiconductor layer is greater than or equal to 1 nm and less than or equal to 7 nm. Alternatively, the root-mean-square roughness of the roughness may be greater than or equal to 1 nm and less than or equal to 10 nm. Alternatively, a maximum difference in height of the roughness may be greater than or equal to 5 nm and less than or equal to 250 nm.
Abstract translation: 使用其中使用低耐热性衬底作为基底的SOI衬底的高性能半导体器件。 而且，不用化学抛光而形成的高性能半导体器件。 此外，使用该半导体器件的电子设备。 包括绝缘基板上的绝缘层，绝缘层上的接合层和接合层上的单晶半导体层，并且单晶半导体层的上表面中的算术平均粗糙度粗糙度为 大于或等于1nm且小于或等于7nm。 或者，粗糙度的均方根粗糙度可以大于或等于1nm且小于或等于10nm。 或者，粗糙度的最大高度差可以大于或等于5nm且小于或等于250nm。
-
公开(公告)号：KR1020090086165A
公开(公告)日：2009-08-11
申请号：KR1020090009328
申请日：2009-02-05
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
CPC classification number: H01L21/76254
Abstract: A manufacturing method of a SOI(Silicon On Insulator) substrate is provided to prevent deterioration and damage to a substrate for separation by preventing reuse of the substrate for separation. A plurality of first single crystal semiconductor films(103) is formed on a first substrate(101). A semiconductor film(104) is formed on a plurality of first single crystal semiconductor films. The semiconductor film is planarized in order to expose the first single crystal semiconductor films. A first insulation film(105) is formed on the first single crystal semiconductor films and the semiconductor film. A plurality of single crystal semiconductor substrates(157) is laminated on the first insulation film. Each single crystal semiconductor substrate has a first fragile layer. A plurality of second single crystal semiconductor films(106) is formed on the first insulation film. The first insulation film is etched in order to expose the first single crystal semiconductor films. A third single crystal semiconductor film is formed on the first substrate. A second fragile layer is formed on the third single crystal semiconductor film. A second insulation film is formed on the third single crystal semiconductor film. A part of the third single crystal semiconductor film is fixed to a second substrate.
Abstract translation: 提供SOI（绝缘体上硅）基板的制造方法，以防止用于分离的基板的劣化和损坏，从而防止用于分离的基板的再利用。 多个第一单晶半导体膜（103）形成在第一基板（101）上。 半导体膜（104）形成在多个第一单晶半导体膜上。 平面化半导体膜以暴露第一单晶半导体膜。 第一绝缘膜（105）形成在第一单晶半导体膜和半导体膜上。 多个单晶半导体衬底（157）层叠在第一绝缘膜上。 每个单晶半导体衬底具有第一脆性层。 在第一绝缘膜上形成多个第二单晶半导体膜（106）。 蚀刻第一绝缘膜以暴露第一单晶半导体膜。 在第一基板上形成第三单晶半导体膜。 在第三单晶半导体膜上形成第二脆性层。 在第三单晶半导体膜上形成第二绝缘膜。 第三单晶半导体膜的一部分固定在第二基板上。
-
公开(公告)号：KR101515793B1
公开(公告)日：2015-05-04
申请号：KR1020090009328
申请日：2009-02-05
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Abstract: 본 발명은, 접합 불량을 저감하고, 또 대면적의 단결정 반도체 막을 형성하는 것을 가능하게 하는 SOI 기판의 제작 방법을 제공하는 것을 목적의 하나로 한다.
복수의 제 1 단결정 반도체 막이 형성된 제 1 기판 위에 접합층으로서 기능하는 제 1 절연막을 형성하고, 제 1 절연막을 평탄화한 후, 제 1 절연막 위에 단결정 반도체 기판을 접합시키고 열 처리를 행하고, 제 2 단결정 반도체 막을 형성한다. 다음, 제 1 단결정 반도체 막 및 제 2 단결정 반도체 막을 시드(seed)층으로 하여 제 3 단결정 반도체 막을 형성하고, 제 3 단결정 반도체 막에 이온을 도입하고 취화층(脆化層)을 형성한 후, 제 3 단결정 반도체 막 위에 접합층으로서 기능하는 제 2 절연층을 형성하고, 제 2 기판을 제 2 절연막 위에 중첩하고, 열 처리를 행하고, 제 2 절연막을 통하여 제 2 기판 위에 제 3 단결정 반도체 막의 일부가 고정된 SOI 기판을 형성한다.
SOI 기판, 고상 성장, 평탄화 처리, 분리, 단결정Abstract translation: 本发明的一个目的是提供一种制造SOI衬底的方法，其能够减少缺陷结并形成具有大面积的单晶半导体膜。
-
Patent Agency Ranking
公开(公告)号：KR101404781B1
公开(公告)日：2014-06-12
申请号：KR1020107001685
申请日：2008-06-18
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
IPC: H01L27/12
CPC classification number: H01L27/1266 , H01L21/76254 , H01L27/1214 , H01L29/045 , H01L29/66772
Abstract: 본 발명은 복수 개소로 전치(轉置)되는 반도체막들간의 간격이 억제되는 반도체 장치의 제작 방법을 제공한다.
본드 기판으로부터 베이스 기판으로의 반도체막의 전치를 복수회에 걸쳐 행한다. 그리고 먼저 전치되는 반도체막과 후에 전치되는 반도체막을 인접시키는 경우, 후의 전치는 단부가 부분적으로 제거된 본드 기판을 이용하여 행한다. 후의 전치에 이용되는 본드 기판은, 단부가 제거된 영역의, 본드 기판에 대하여 수직 방향에서의 폭이 먼저 전치되는 반도체막의 막 두께보다 큰 것으로 한다.Abstract translation: 本发明提供一种制造半导体器件的方法，其中要被转移到多个位置的半导体膜之间的间隔被抑制。
-
公开(公告)号：KR1020080101658A
公开(公告)日：2008-11-21
申请号：KR1020080029033
申请日：2008-03-28
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
IPC: H01L27/12
CPC classification number: H01L27/1203 , H01L21/76254 , H01L27/1214 , H01L27/1266 , H01L29/78654 , H01L51/0027 , H01L2224/03552
Abstract: A manufacturing method of SOI substrate and a manufacturing method of semiconductor device are provided to improve the value of the semiconductor device by thinning the semiconductor layer after irradiating the laser beam. The manufacturing method of the SOI substrate includes the step of forming the ion implantation layer(113) within the semiconductor substrate by injecting the ion beam into the semiconductor substrate(111); the step of forming the ion implantation layer within the semiconductor substrate; the step of forming the junction layer(114) on the semiconductor substrate; the step of welding to the base substrate(101) with the semiconductor substrate; the step of leaving the semiconductor layer on the base substrate by heating up the semiconductor substrate and the base substrate; the step of irradiating the laser light onto the semiconductor layer; the step of thinning the semiconductor layer by etching the semiconductor layer.
Abstract translation: 提供SOI衬底的制造方法和半导体器件的制造方法，以在照射激光束之后通过使半导体层变薄来提高半导体器件的值。 SOI衬底的制造方法包括通过将离子束注入半导体衬底（111）而在半导体衬底内形成离子注入层（113）的步骤; 在半导体衬底内形成离子注入层的步骤; 在所述半导体衬底上形成所述结层（114）的步骤; 用半导体衬底焊接到基底衬底（101）的步骤; 通过加热半导体衬底和基底衬底将半导体层留在基底衬底上的步骤; 将激光照射到半导体层上的步骤; 通过蚀刻半导体层来稀释半导体层的步骤。
-
公开(公告)号：KR101440930B1
公开(公告)日：2014-09-15
申请号：KR1020080026455
申请日：2008-03-21
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
IPC: H01L21/20
CPC classification number: H01L21/76254 , H01L21/2007 , H01L21/268 , H01L21/302 , H01L21/84
Abstract: 본 발명은, 유리 기판 등, 내열(耐熱) 온도가 낮은 기판을 사용한 경우에도, 실용에 견딜 수 있는 SOI 층을 구비한 SOI 기판을 제공한다. 또한, 이러한 SOI 기판을 사용한 반도체 장치를 제공한다. 유리 기판 등의 베이스 기판에 단결정 반도체 기판을 접합하기 위하여, 접합층에 유기 실란을 원재료로 하여 CVD법으로 성막한 산화실리콘막을 사용한다. 유리 기판 등 내열 온도가 700℃ 이하인 기판이어도 접합부의 결합력이 강고(强固)한 SOI 기판을 형성할 수 있다. 또한, 단결정 반도체 기판으로부터 분리된 반도체 층에 레이저광을 조사함으로써, 그의 표면을 평탄화(平坦化)하고, 그의 결정성을 회복시킨다.
SOI 기판, 반도체 기판, 접합층, 레이저 빔, 유기 실란-
公开(公告)号：KR101434934B1
公开(公告)日：2014-08-27
申请号：KR1020080029033
申请日：2008-03-28
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
IPC: H01L27/12
CPC classification number: H01L27/1203 , H01L21/76254 , H01L27/1214 , H01L27/1266 , H01L29/78654 , H01L51/0027 , H01L2224/03552
Abstract: 본 발명은 수소 이온 주입법에 의해, 베이스 기판이 유리기판과 같은 내열성이 낮은 기판으로 이루어지고, 표면의 평탄성이 높고, 100nm 이하의 얇은 반도체층을 갖는 SOI 기판을 제작한다.
접합층을 개재하여 반도체 기판과 베이스 기판을 접착한다. 가열 처리를 하고, 반도체 기판을 분할함으로써, 반도체 기판으로부터 분리된 반도체층이 고정된 베이스 기판을 얻을 수 있다. 이 반도체층에 레이저광을 조사하고, 용융시킴으로써, 반도체층의 표면의 평탄성을 향상시키고, 또한 그 결정성을 회복시킨다. 레이저광의 조사 후, 반도체층을 에칭 등에 의해 얇게 한다. 이상의 공정을 거침으로써, 베이스 기판 위에 두께 100nm 이하의 단결정 반도체층을 갖는 SOI 기판을 제작할 수 있다.
반도체층, 에칭, 베이스 기판, 레이저광, 반도체 기판-
公开(公告)号：KR1020080094558A
公开(公告)日：2008-10-23
申请号：KR1020080026455
申请日：2008-03-21
Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
IPC: H01L21/20
CPC classification number: H01L21/76254 , H01L21/2007 , H01L21/268 , H01L21/302 , H01L21/84
Abstract: A method for manufacturing silicon on insulator substrates is provided to perform planarization on a semiconductor layer separated from a semiconductor substrate by radiating laser beams. An ion insertion layer is formed on a semiconductor substrate. A silicon oxide layer is formed on the semiconductor substrate using Organosilanes as silicon source gas based on chemical vapor deposition method. The semiconductor substrate is attached with a base substrate(100) at both sides of the silicon oxide layer. By heating the semiconductor substrate, a part of the semiconductor substrate is separated from the ion insertion layer and then a semiconductor layer(102) is formed on the base substrate. A laser beam is radiated on the semiconductor layer to melt partially the semiconductor layer.
Abstract translation: 提供一种用于制造绝缘体上硅衬底的方法，以通过辐射激光束在与半导体衬底分离的半导体层上进行平面化。 在半导体衬底上形成离子插入层。 基于化学气相沉积法，使用有机硅烷作为硅源气体，在半导体基板上形成氧化硅层。 半导体衬底在氧化硅层的两侧附着有基底衬底（100）。 通过加热半导体衬底，半导体衬底的一部分与离子插入层分离，然后在基底衬底上形成半导体层（102）。 在半导体层上照射激光束，部分熔融半导体层。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.014 seconds)
