公开(公告)号：KR101596454B1

公开(公告)日：2016-02-22

申请号：KR1020090008279

申请日：2009-02-03

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 오누마히데토 ,  야마자키순페이

IPC: H01L21/20

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772

Abstract: 본발명은, 단결정반도체층과반도체기판의밀착성을향상시키고, 접합불량을저감하고, 접합공정및 반도체장치제작공정에있어서도충분한접착강도를갖는 SOI 기판의제작방법을제공하는것을목적으로한다. 취화층(脆化層)을형성하는단결정반도체기판측에할로겐을포함하는절연막을형성하고, 상기할로겐을포함하는절연막에대해서플라즈마처리를행하고, 할로겐을포함하는절연막과반도체기판의한쪽면이서로대향하도록접합(접착)시키고, 열처리를행함으로써, 취화층에있어서단결정반도체기판을분할하고, 단결정반도체층이접착된반도체기판과단결정반도체기판으로분리하고, 반도체기판에접착된단결정반도체층에대해서평탄화처리를행한다.

公开(公告)号：KR101476624B1

公开(公告)日：2014-12-26

申请号：KR1020080055559

申请日：2008-06-13

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 오누마히데토

IPC: H01L29/786

CPC classification number: H01L27/12 ,  H01L27/1266 ,  H01L29/66772 ,  H01L29/78654

Abstract: 본발명은, S값이작고온 전류의저하가억제된응답성이뛰어난반도체장치를제작한다. 소스영역또는드레인영역의막 두께가채널형성영역의막 두께보다두꺼운반도체층을형성한다. 이러한반도체층을사용한반도체장치의제작방법으로서는, 기판위에제 1 반도체층을형성하고, 제 1 반도체층 위에제 1 절연층과도전층을형성하고, 도전층의측면에제 2 절연층을형성하고, 제 1 절연층과도전층과제 2 절연층위에제 2 반도체층을형성하고, 부분적으로형성한레지스트를마스크로서사용하여제 2 반도체층을에칭하고, 제 1 반도체층과제 2 반도체층을가열처리함으로써요철(凹凸) 형상을가지는반도체층을형성한다.

Abstract translation: 根据本发明，制造具有小S值和优异响应性能的半导体器件，其中抑制了ON电流的减小。 从而形成其中源极区域或漏极区域的膜厚度比沟道形成区域的膜厚度厚的半导体层。 作为半导体器件采用这样的半导体层，以及在所述基板，所述第一绝缘层和所述半导体层上的导电层的第一上形成的第一半导体层，在导电层的一侧上形成第二绝缘层的制造方法 中，首先由第二，和形成的半导体层中，通过使用部分的抗蚀剂形成在掩模指的是第二半导体层，所述热处理在绝缘层上落入第一半导体层的任务的第二半导体层和导电层分配第二绝缘层 由此形成具有凹凸形状的半导体层。

公开(公告)号：KR101293587B1

公开(公告)日：2013-08-13

申请号：KR1020060099152

申请日：2006-10-12

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 쿠와바라히데아키 ,  오누마히데토

IPC: H01L31/12

CPC classification number: H01L51/56 ,  H01L27/3241 ,  H01L27/3246 ,  H01L27/3258 ,  H01L27/3262 ,  H01L33/36 ,  H01L51/0011 ,  H01L51/52 ,  H01L2251/5338

Abstract: 고섬세화에 따르는 화소 영역의 미세화, 대면적화에 따르는 기판의 대형화에 의해, 증착시에 사용하는 마스크의 정밀성과 휨 등에 의한 불량이 문제가 되고 있다. 회절격자 패턴 또는 반투막으로 이루어진 광강도 저감 기능을 가지는 보조 패턴을 설치한 포토마스크 또는 레티클을 사용함으로써, 공정을 늘리지 않고, 표시 영역에 있어서의 화소 전극(제1 전극이라고도 부른다) 위, 및 화소 전극층 주변에 막 두께가 다른 부분을 가지는 분리벽을 형성한다.
기판, 회절격자, 포토마스크, 화소, 전극

Abstract translation: 并有一个精度差，由于掩模，这是由大尺寸的基板，根据小型化用于沉积的翘曲，根据细筛像素区域的面积大是个问题。 通过使用衍射光栅图案或一个半渗透性的光强度的辅助图案的光掩模或掩模版安装具有降低的功能包括，在不增加过程中，（也被称为第一电极），在上述显示区域中的像素电极，所述像素电极层 由此形成具有在周边具有不同膜厚度的部分的分隔壁。

公开(公告)号：KR101289299B1

公开(公告)日：2013-07-24

申请号：KR1020060076198

申请日：2006-08-11

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 오누마히데토 ,  나가이마사하루

IPC: H01L21/027

CPC classification number: H01L27/1288 ,  G03F1/50 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/127 ,  H01L29/42384 ,  H01L29/66757 ,  H01L29/78621

Abstract: 본 발명은 반투과부에서 균일한 두께의 포토레지스트 층을 형성할 수 있는 노광 마스크 및 노광 마스크의 사용에 의해 TFT 기판 제조에 필요한 노광 단계(마스크 수) 수가 감소되는 반도체 장치 제조 방법을 제공한다. 노광 마스크가 사용되는데, 그것은 투과부, 반투과부 및 차광부를 포함하고, 반투과부는 라인과 공간이 반복적으로 형성되는 곳에서 광 강도 감소 기능을 갖고, 여기서 노광 장치의 해상도가 n으로 표현되고 및 투영 배율이 1/m(m≥1)로 표현될 때, 차광 재료의 라인 폭 L과 반투과부에서 차광 재료 사이의 공간 폭 S의 합은 조건식 (2n/3) × m ≤ L + S ≤ (6n/5) × m 을 만족시킨다.
반도체 장치 제조 방법, 노광 장치, 노광 마스크, 포토레지스트

公开(公告)号：KR101252018B1

公开(公告)日：2013-04-08

申请号：KR1020060057940

申请日：2006-06-27

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 오누마히데토 ,  모노에시게하루

IPC: H01L29/786

CPC classification number: H01L27/1214 ,  H01L27/124 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/78624

Abstract: 폭이 다른 LDD 영역을 자기정합적으로 형성하고, 각각의 폭을 개개의 회로에 따라 정밀하게 제어하는 제조 방법을 제공한다. 회절 격자 패턴 또는 반투명막으로 이루어진 광 강도 저감 기능을 갖는 보조 패턴이 설치된 포토마스크 또는 레티클을 사용함으로써, 게이트 전극의 두께가 얇은 영역의 폭을 자유롭게 설정할 수 있고, 그 게이트 전극을 마스크로서 사용하여 자기정합적으로 형성할 수 있는 2개의 LDD 영역의 폭을 개개의 회로에 따라 다르게 할 수 있다. 하나의 TFT에 있어서, 폭이 다른 2개의 LDD 영역은, 게이트 전극과 중첩한다.
LDD, 포토마스크, TFT, 회절격자패턴, 반투명막

Abstract translation: 提供了一种制造方法，用于以自对准方式形成不同宽度的LDD区域，并根据各个电路精确地控制各个宽度。 通过使用衍射光栅图案或辅助光掩模或掩模版的图案提供了一种具有光强度降低由透光性膜的功能，栅电极也可以自由地设定该薄区域的宽度的厚度，使用栅极电极作为掩模，磁 可以以匹配的方式形成的两个LDD区域的宽度可以根据各个电路而不同。 在一个TFT中，具有不同宽度的两个LDD区域与栅电极重叠。

公开(公告)号：KR1020090037321A

公开(公告)日：2009-04-15

申请号：KR1020080098749

申请日：2008-10-08

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키순페이 ,  오누마히데토 ,  이쿠보요이치 ,  야마모토요시아키 ,  마키노케니치로

IPC: H01L21/20

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772

Abstract: A manufacturing method of an SOI(Silicone On Insulator) substrate and a manufacturing method of a semiconductor device are provided to reduce a crystal defect by performing a laser beam irradiation process and a wet etching process about a damage layer formed on a semiconductor wafer. A semiconductor wafer is prepared. A first insulation layer(102) containing nitride is formed on one surface of the semiconductor wafer. An ion beam accelerated by an electric field is irradiated on the semiconductor wafer through the first insulation layer. A damage layer is formed to a region of a fixed depth from one surface of the semiconductor wafer. A second insulation layer(104) is formed through the first insulation layer on the semiconductor wafer. The semiconductor wafer is bonded with a support substrate(107), and is heated in order to separate the semiconductor wafer from the damage layer. A wet etching process about a single crystal semiconductor layer is performed. A laser beam is irradiated on the single crystal semiconductor layer.

Abstract translation: 提供SOI（有机硅绝缘体）基板的制造方法和半导体装置的制造方法，通过对形成在半导体晶片上的损伤层进行激光束照射处理和湿式蚀刻处理来减少晶体缺陷。 准备半导体晶片。 在半导体晶片的一个表面上形成含有氮化物的第一绝缘层（102）。 通过电场加速的离子束通过第一绝缘层照射在半导体晶片上。 从半导体晶片的一个表面形成到固定深度的区域的损伤层。 通过半导体晶片上的第一绝缘层形成第二绝缘层（104）。 半导体晶片与支撑基板（107）接合，并被加热以将半导体晶片与损伤层分离。 执行关于单晶半导体层的湿蚀刻工艺。 激光束照射在单晶半导体层上。

公开(公告)号：KR1020080100120A

公开(公告)日：2008-11-14

申请号：KR1020080026203

申请日：2008-03-21

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키슌페이 ,  오누마히데토

IPC: H01L21/20 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/3081 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772 ,  H01L21/76259

Abstract: Because the convex part formed on a semiconductor substrate can be separated, the exfoliation of the SOI layer can be prevented according to the contraction of the supporting substrate by heating. Moreover, because the successive vulnerable layer is formed in the convex part of the semiconductor substrate, the SOI layer of the predetermined thickness can be formed on the supporting substrate. The method of manufacturing the semiconductor device is provided. A step is for forming the groove in a part of the semiconductor substrate(101). A step is forming the vulnerable area having the porous structure in the depth which is near to the mean depth of the ion from 1 surface of the semiconductor substrate by irradiating the ion consisting of 1 or a plurality of atoms to the first surface of the semiconductor substrate. A step is for forming the silicon oxide layer in 1 surface of the semiconductor substrate. A step is for adhering the silicon oxide layer and substrate having and insulating surface and heating them. A step is for forming a semiconductor layer on the substrate having the insulating surface by separating the semiconductor substrate from the vulnerable area and by cracking the vulnerable area. A step is for forming the semiconductor device using the semiconductor layer.

Abstract translation: 由于可以分离形成在半导体基板上的凸部，所以能够根据支撑基板的加热收缩来防止SOI层的剥离。 此外，由于在半导体基板的凸部形成连续的脆弱层，所以能够在支撑基板上形成规定厚度的SOI层。 提供了制造半导体器件的方法。 步骤是用于在半导体衬底（101）的一部分中形成凹槽。 步骤是通过将由1个或多个原子组成的离子照射到半导体的第一表面，从而形成具有多孔结构的弱化区域，其深度接近半导体衬底1表面的离子的平均深度 基质。 步骤是在半导体衬底的1个表面中形成氧化硅层。 步骤是粘附具有和绝缘表面的氧化硅层和衬底并加热它们。 通过将半导体衬底与脆弱区域分开并使脆弱区域破裂来形成具有绝缘表面的衬底上的半导体层的步骤。 使用半导体层形成半导体器件的步骤。

公开(公告)号：KR1020060125579A

公开(公告)日：2006-12-06

申请号：KR1020060049290

申请日：2006-06-01

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키순페이 ,  카케하타테쓰야 ,  오누마히데토 ,  나가이마사하루 ,  오사메미쓰아키 ,  사카쿠라마사유키 ,  코모리시게키

IPC: H01L21/3065

CPC classification number: H01L21/02683 ,  H01L21/02238 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/02686 ,  H01L21/2026 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/127 ,  H01L27/1285 ,  H01L27/1288

Abstract: A semiconductor device is provided to improve the quality of an insulation layer functioning as an underlying layer by oxidizing or nitridizing the insulation layer by a plasma treatment. A semiconductor layer(106a,106b) is crystallized by using a laser selected from a group composed of a continuous wave laser having a repetition rate of 10 megahertz to 100 gigahertz and pulse-type laser. An oxide process is performed on the semiconductor layer to form an insulation layer by using an oxygen radical generated by plasma having an electron temperature of 3 electron volt and an electron density of 1 10^11 centimeter^-3. A conductive layer is formed on the semiconductor layer. The conductive layer is etched by a first mask pattern having a purposely uniform thickness and a second mask pattern having a uniform thickness while using a photomask or reticle(10) including an assistant pattern with a light intensity reducing capability. The assistant pattern is made of a half-transmitting layer or a diffraction lattice pattern.

Abstract translation: 提供半导体器件以通过等离子体处理来氧化或氮化绝缘层来改善用作下层的绝缘层的质量。 半导体层（106a，106b）通过使用选自由重复频率为10兆赫至100千兆赫兹的连续波激光器组成的组的激光和脉冲型激光来结晶。 通过使用由电子温度为3电子伏特和电子密度为10 10 11 cm -3的等离子体产生的氧自由基，在半导体层上进行氧化处理以形成绝缘层。 在半导体层上形成导电层。 通过具有均匀厚度的第一掩模图案和具有均匀厚度的第二掩模图案来蚀刻导电层，同时使用包括具有光强度降低能力的辅助图案的光掩模或掩模版（10）。 辅助图案由半透射层或衍射格子图案构成。

公开(公告)号：KR1020060120445A

公开(公告)日：2006-11-27

申请号：KR1020060044536

申请日：2006-05-18

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 오누마히데토 ,  나가이마사하루 ,  오사메미쓰아키 ,  사카쿠라마사유키 ,  코모리시게키 ,  야마자키순페이

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/124 ,  H01L27/1214 ,  H01L27/1251 ,  H01L27/1288 ,  H01L27/14623 ,  H01L27/3244 ,  H01L29/78645 ,  H01L29/78621

Abstract: A semiconductor device and a manufacturing method thereof are provided to reduce a thin film transistor area by arranging the thin film transistors having a multi-gate structure in a pixel part. A semiconductor layer(103) comprises a source region, a drain region, a first and second channel forming regions formed among the source region and the drain region, and an intermediate impurity region formed between the first and the second channel forming regions. A gate insulating layer(104) is formed on the semiconductor layer. A gate electrode includes a first conductive layer(105a), a second conductive layer(106b) which comes in contact with the first conductive layer, and a third conductive layer(106c) which comes in contact with the first conductive layer on the gate insulating layer. The first conductive layer is overlapped with at least the first channel forming region, the intermediate impurity region, and the second channel forming region. The second conductive layer is overlapped with the first channel forming region. The third conductive layer is formed apart from the second conductive layer, and is overlapped with the second channel forming region.

Abstract translation: 提供半导体器件及其制造方法，通过在像素部分中配置具有多栅结构的薄膜晶体管来减小薄膜晶体管面积。 半导体层（103）包括源极区域，漏极区域，在源极区域和漏极区域之间形成的第一和第二沟道形成区域以及形成在第一和第二沟道形成区域之间的中间杂质区域。 在半导体层上形成栅极绝缘层（104）。 栅电极包括第一导电层（105a），与第一导电层接触的第二导电层（106b）和与绝缘栅极上的第一导电层接触的第三导电层（106c） 层。 第一导电层至少与第一沟道形成区域，中间杂质区域和第二沟道形成区域重叠。 第二导电层与第一沟道形成区域重叠。 第三导电层与第二导电层分开形成，并与第二沟道形成区重合。

公开(公告)号：KR100596964B1

公开(公告)日：2006-07-07

申请号：KR1020060005680

申请日：2006-01-19

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 오누마히데토 ,  야마자키순페이

IPC: H01L29/786