利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

123 条记录 (耗时 0.035 秒)

    반도체 장치
    1.
    发明公开
    반도체 장치 有权
    半导体器件

    公开(公告)号：KR20180008920A

    公开(公告)日：2018-01-24

    申请号：KR20187001307

    申请日：2011-01-24

    申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    发明人： SAITO TOSHIHIKO

    IPC分类号： H01L27/088 ,  H01L27/06 ,  H01L27/12 ,  H01L29/786

    CPC分类号： H01L27/11524 ,  H01L27/088 ,  H01L27/1052 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L27/1255 ,  H01L29/0649 ,  H01L29/247 ,  H01L29/42328 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696 ,  H01L29/788

    摘要： 복수의트랜지스터가고집적화된소자중의적어도하나의트랜지스터에, 제작공정수를증가시키는일 없이백게이트를마련한다. 복수의트랜지스터가상하로적층되어마련된소자에있어서, 적어도상부의트랜지스터는, 반도체특성을나타내는금속산화물에의해마련되먀. 하부의트랜지스터가갖는게이트전극층을상부의트랜지스터의채널형성영역과중첩하도록배치하여, 그게이트전극층과동일한층의일부를상부의트랜지스터의백게이트로서기능시킨다. 하부의트랜지스터는, 절연층으로덮인상태에서평탄화처리가실시되며, 게이트전극이노출되어, 상부의트랜지스터의소스전극및 드레인전극이되는층에접속되어있다.

    摘要翻译： 在元件中高度集成的多个晶体管中的至少一个设置有背栅，而不增加制造步骤的数量。 在包括纵向堆叠的多个晶体管的元件中，上部中的至少晶体管包括具有半导体特性的金属氧化物，设置与下部中的晶体管的栅电极相同的层以与沟道重叠 上部中的晶体管的形成区域以及与栅极相同的层的一部分用作上部中的晶体管的背栅极。 位于下部的由绝缘层覆盖的晶体管经过平坦化处理，由此栅电极被暴露并连接到在上部中用作晶体管的源电极和漏电极的层。

    반도체 장치
    6.
    发明授权
    반도체 장치 有权
    半导体器件

    公开(公告)号：KR101686089B1

    公开(公告)日：2016-12-28

    申请号：KR1020147036409

    申请日：2011-01-24

    申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    发明人： 사이토토시히코

    IPC分类号： H01L29/786

    CPC分类号： H01L27/1052 ,  H01L27/088 ,  H01L27/11524 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L27/1255 ,  H01L29/0649 ,  H01L29/247 ,  H01L29/42328 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696 ,  H01L29/788

    摘要： 복수의트랜지스터가고집적화된소자중의적어도하나의트랜지스터에, 제작공정수를증가시키는일 없이백게이트를마련한다. 복수의트랜지스터가상하로적층되어마련된소자에있어서, 적어도상부의트랜지스터는, 반도체특성을나타내는금속산화물에의해마련되먀. 하부의트랜지스터가갖는게이트전극층을상부의트랜지스터의채널형성영역과중첩하도록배치하여, 그게이트전극층과동일한층의일부를상부의트랜지스터의백게이트로서기능시킨다. 하부의트랜지스터는, 절연층으로덮인상태에서평탄화처리가실시되며, 게이트전극이노출되어, 상부의트랜지스터의소스전극및 드레인전극이되는층에접속되어있다.

    摘要翻译： 高度集成在元件中的多个晶体管中的至少一个设置有后栅，而不增加制造步骤的数量。 在包括纵向层叠的多个晶体管的元件中，上部的至少一个晶体管包括具有半导体特性的金属氧化物，与下部晶体管的栅电极相同的层被设置为与沟道重叠 上部的晶体管的形成区域和与栅极电极相同的层的一部分用作上部晶体管的背栅极。 被覆盖有绝缘层的下部的晶体管进行平坦化处理，从而使栅电极暴露并连接到作为上部晶体管的源极和漏极的层。

    고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
    7.
    发明公开
    고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판 审中-实审
    具有高可靠性金属氧化物半导体材料的薄膜晶体管基板

    公开(公告)号：KR1020160137843A

    公开(公告)日：2016-12-01

    申请号：KR1020150071966

    申请日：2015-05-22

    申请人： 엘지디스플레이 주식회사 ,  연세대학교 산학협력단

    发明人： 권장연 ,  박경 ,  배종욱 ,  백주혁

    IPC分类号： H01L29/786

    CPC分类号： H01L29/78693 ,  H01L21/02565 ,  H01L21/02584 ,  H01L21/02592 ,  H01L21/02631 ,  H01L27/1225 ,  H01L27/127 ,  H01L29/247 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/78696

    摘要： 본발명은고신뢰성금속산화물반도체물질을포함하는박막트랜지스터기판에관한것이다. 본발명에의한박막트랜지스터기판은, 기판, 게이트전극, 반도체층, 소스전극, 드레인전극, 보호막그리고화소전극을포함한다. 게이트전극은, 기판위에배치된다. 반도체층은, 게이트절연막을사이에두고게이트전극과중첩하는채널영역, 채널영역의일측변으로연장된소스영역및 채널영역의타측변으로연장된드레인영역을포함한다. 반도체층은, 인듐, 갈륨및 주석중 적어도어느하나와, 산소및 도핑물질이결합된산화물반도체물질을포함한다. 소스전극은, 소스영역과접촉한다. 드레인전극은, 드레인영역과접촉한다. 보호막은, 소스전극및 드레인전극을덮는다. 화소전극은, 보호막위에서드레인전극과접촉한다.

    摘要翻译： 本公开涉及具有包括金属氧化物半导体材料的高可靠性氧化物半导体材料的薄膜晶体管基板。 薄膜晶体管基板包括基板（SUB），设置在基板（SUB）上的栅极电极（G）），包括结合铟，镓和锌中的一种或多种的氧化物半导体材料的半导体层（A） 和掺杂材料。 掺杂材料可以是15或16族气态元素。 半导体层（A）具有与栅电极（G）重叠的沟道区（CA），栅极绝缘层（GI），从沟道区（CA）的一侧延伸的源区（SA） 从沟道区域（CA）的另一侧延伸的漏极区域（DA），连接到源极区域（SA）的源极（S）和连接到漏极区域（DA）的漏极电极。

    반도체 장치
    9.
    发明公开
    반도체 장치 有权
    半导体器件

    公开(公告)号：KR1020150018589A

    公开(公告)日：2015-02-23

    申请号：KR1020147036409

    申请日：2011-01-24

    申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    发明人： 사이토토시히코

    IPC分类号： H01L29/786

    CPC分类号： H01L27/1052 ,  H01L27/088 ,  H01L27/11524 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L27/1255 ,  H01L29/0649 ,  H01L29/247 ,  H01L29/42328 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696 ,  H01L29/788

    摘要： 복수의 트랜지스터가 고집적화된 소자중의 적어도 하나의 트랜지스터에, 제작 공정수를 증가시키는 일 없이 백게이트를 마련한다. 복수의 트랜지스터가 상하로 적층되어 마련된 소자에 있어서, 적어도 상부의 트랜지스터는, 반도체 특성을 나타내는 금속 산화물에 의해 마련되먀. 하부의 트랜지스터가 갖는 게이트 전극층을 상부의 트랜지스터의 채널형성 영역과 중첩하도록 배치하여, 그 게이트 전극층과 동일한 층의 일부를 상부의 트랜지스터의 백게이트로서 기능시킨다. 하부의 트랜지스터는, 절연층으로 덮인 상태에서 평탄화 처리가 실시되며, 게이트 전극이 노출되어, 상부의 트랜지스터의 소스 전극 및 드레인 전극이 되는 층에 접속되어 있다.

    摘要翻译： 高度集成在元件中的多个晶体管中的至少一个设置有后栅，而不增加制造步骤的数量。 在包括纵向层叠的多个晶体管的元件中，上部的至少一个晶体管包括具有半导体特性的金属氧化物，与下部晶体管的栅电极相同的层被设置为与沟道重叠 上部的晶体管的形成区域和与栅极电极相同的层的一部分用作上部晶体管的背栅极。 被覆盖有绝缘层的下部的晶体管进行平坦化处理，从而使栅电极暴露并连接到作为上部晶体管的源极和漏极的层。