公开(公告)号：KR1020140085883A

公开(公告)日：2014-07-08

申请号：KR1020120155695

申请日：2012-12-28

申请人： 주식회사 레이믹스

发明人： 정성재 ,  이정은 ,  이주호 ,  김진화

IPC分类号： H03M1/12 ,  H03M3/02

CPC分类号： H03M3/478 ,  H03M1/18 ,  H03M2201/6107 ,  H03M2201/62

摘要： According to a time continuous sigma-delta analog-to-digital converter capable of controlling an operable input signal magnitude range, and a control method therefor in accordance to a preferred embodiment of the present invention, the input signal magnitude range can be adjusted by varying an input resistance value when a magnitude of an input signal changes. According to a preferred embodiment of the present invention, the time continuous sigma-delta analog-to-digital converter capable of controlling an operable input signal magnitude range comprises: a loop filter including at least one amplifier; a quantizing unit for quantizing a signal outputted from the loop filter into N bits; a signal detecting unit to detect an output of the quantizing unit; and a control unit to control a magnitude range of an operable input signal of the converter using the signal detected on the signal detecting unit.

摘要翻译： 根据能够控制可操作输入信号幅度范围的时间连续Σ-Δ模数转换器及其根据本发明的优选实施例的控制方法，可以通过改变输入信号幅度范围来调节输入信号幅度范围 当输入信号的幅度变化时的输入电阻值。 根据本发明的优选实施例，能够控制可操作输入信号幅度范围的时间连续Σ-Δ模数转换器包括：包括至少一个放大器的环路滤波器; 用于将从环路滤波器输出的信号量化为N位的量化单元; 信号检测单元，用于检测量化单元的输出; 以及控制单元，其使用在所述信号检测单元上检测到的信号来控制所述转换器的可操作输入信号的幅度范围。

公开(公告)号：KR1020120136465A

公开(公告)日：2012-12-20

申请号：KR1020110055411

申请日：2011-06-09

申请人： 한화시스템 주식회사

发明人： 김영제 ,  박종훈 ,  오진식 ,  조형원 ,  윤석호 ,  강승구 ,  조정일

IPC分类号： H03M1/18

CPC分类号： H03M1/18 ,  H03M1/0609 ,  H03M2201/119 ,  H03M2201/6135 ,  H03M2201/6381

摘要： PURPOSE: A two-step analog digital mixed automatic gain controller and an automatic gain control method using the same are provided to rapidly control a gain value in a desired range using a course AGC(automatic gain control). CONSTITUTION: An ADC(200) converts an inputted analog signal into a digital signal. A coarse AGC(300) measures an envelope of the digital signal outputted from the ADC. The coarse AGC reduce the gain as much as a gain attenuation coefficient. A fine AGC(400) measures the received signal strength of the envelope in response to a mode control signal outputted from the coarse AGC. The fine AGC fine-adjusts the gain according to a second threshold value and the difference of received signal strength which is measured. A DAC(500) outputs a decibel value for the gain. A VGA(100) linearly applies the decibel value of the gain and supplies the decibel value as an analog signal inputted to the ADC.

摘要翻译： 目的：提供两步模拟数字混合自动增益控制器和使用其的自动增益控制方法，以使用课程AGC（自动增益控制）快速控制所需范围内的增益值。 构成：ADC（200）将输入的模拟信号转换为数字信号。 粗略的AGC（300）测量从ADC输出的数字信号的包络。 粗略的AGC减小增益与增益衰减系数一样多。 精细AGC（400）响应于从粗略AGC输出的模式控制信号来测量包络的接收信号强度。 精细AGC根据第二阈值和所测量的接收信号强度的差异来微调增益。 DAC（500）输出增益的分贝值。 VGA（100）线性地施加增益的分贝值，并将分贝值作为输入到ADC的模拟信号提供。

公开(公告)号：KR1020070038816A

公开(公告)日：2007-04-11

申请号：KR1020050094122

申请日：2005-10-07

申请人： 동부대우전자 주식회사

发明人： 이진욱

IPC分类号： H04N9/64 ,  H03M1/18

CPC分类号： H04N9/77 ,  H03M1/18

摘要： 본 발명은 ADC의 클램프 값과 게인 값을 소프트웨적으로 조절하여 YCbCr 값을 ITU-R에서 정한 표준값으로 조정할 수 있도록 한 ADC 자동 조절 방법에 관한 것으로서, ADC로부터 출력되는 YCbCr 값에 해당하는 ADC YCbCr 클램프 값과 ADC YCbCr 게인 값을 저장하는 제1단계, 및 ADC로부터 출력되는 YCbCr 값이 ITU-R에서 정한 표준값과 일치하도록 ADC로부터 출력되는 YCbCr 값과 ITU-R에서 정한 표준값을 기준 컬러별로 비교하여 ADC로부터 출력되는 YCbCr 값의 크기에 따라 ADC YCbCr 클램프 값과 ADC YCbCr 게인 값을 조절하는 것을 특징으로 한다.
ITU-R, ADC, 클램프, 게인

公开(公告)号：KR1020050095694A

公开(公告)日：2005-09-30

申请号：KR1020040020239

申请日：2004-03-25

申请人： 에스케이하이닉스 주식회사

发明人： 이종천

IPC分类号： H03M1/48

CPC分类号： H03M1/48 ,  H03M1/18 ,  H03M1/361 ,  H03M2201/2216 ,  H03M2201/62

摘要： 본 발명은 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환장치에 관한 것으로서, 특히 N개의 비교기 만으로 N비트의 디지털화된 출력신호를 발생하는 아날로그/디지털 변환기에 관한 것이다.
본 발명 실시예인 N개의 변환부로 구성된 N비트 아날로그/디지털 변환기에 있어서, 상기 각 변환부는 1전압과 제 2전압을 수신 비교하는 비교기; 상기 제 2전압을 발생하는 제2전압 발생부를 구비한다. 상기 제 2전압 발생부는 일정한 전류량을 갖는 정전류원; 상기 정전류원을 수신하는 저항부를 구비하며, 상기 제 1전압은 정전압이며 상기 제2전압은 상기 저항부의 저항치에 의하여 결정된다. 상기 임의의 i번째(i는 1,2,3....i 의 정수) 변환부에 구비된 저항부는 정전류원과 접지사이에 직렬연결된 2
Ni R ,2
N-(i-1) R, 2
N-(i-2) R,
..., 2
N-{i-(i-1)} R의 저항; 상기 접지와 인접한 저항부터 각 저항과 병렬연결된 i-1개의 스위치를 구비하고, 상기 임의의 i번째 변환부에 구비된 비교기의 출력신호는 i+1,i+2,...N번째 변환부에 구비된 정전류원으로 부터 인접한 순서의 i번째 스위치로 공통으로 수신한다. 상기 각 비교기의 포지티브 단자는 상기 제 1전압을 수신하고, 상기 각 비교기의 네가티브 단자는 상기 제 2전압을 수신한다. 상기 제 2전압 발생부는 각 스위치로 수신되는 신호에 따라 상기 스위치를 온/오프해 저항비를 조절하며, 상기 스위치의 동작으로 조절된 저항값과 정전류원을 통해 제 2전압을 생성하며, 상기 정전류원은 모두 동일한 전류값을 갖는 것을 특징으로 하는 아날로그/디지털 변환기.

公开(公告)号：KR20180044232A

公开(公告)日：2018-05-02

申请号：KR20177036744

申请日：2017-09-23

IPC分类号： H03M1/38 ,  H03M1/00

CPC分类号： H03M1/468 ,  H03M1/002 ,  H03M1/18

摘要： 본발명의실시예는집적회로분야에관한것으로서, DAC 커패시턴스어레이, SAR형아날로그-디지털컨버터및 전력소비의감소방법에관한것이며, 여기서상기방법은, DAC 커패시턴스어레이중 제1 커패시턴스어레이및 제2 커패시턴스어레이의각 커패시턴스일 단이각각대응되는메인스위치를통해제1 기준전압에연결하고, 타단을대응되는다중선택스위치를통해각각플러스엔드와마이너스엔드아날로그입력신호에선택연결하여, 샘플링을완성하는단계; 상기제1 커패시턴스어레이와상기제2 커패시턴스어레이의출력전압을비교하는것을통해최대값을결정하고, 최대값에따라상기제1 커패시턴스어레이와제2 커패시턴스어레이의기준전압을유지하거나조절하며, 상기제1 커패시턴스어레이의와상기제2 커패시턴스어레이의출력전압을더 비교하는것을통해, 2순위및 최저값을결정하는단계를포함하고, 본발명의실시예를통해전환전력소비를감소시킬수 있다.

公开(公告)号：KR1020170131640A

公开(公告)日：2017-11-29

申请号：KR1020177031055

申请日：2016-03-16

申请人： 씨러스 로직 인코포레이티드

发明人： 다스테자비 ,  멜런슨존엘.

IPC分类号： H04R3/04 ,  H03G7/00 ,  H03G9/00 ,  G10L21/0324 ,  H03M1/12 ,  H03M1/18 ,  H04L1/20 ,  H04L27/26

CPC分类号： H04R3/04 ,  G10L19/167 ,  G10L21/0324 ,  H03G7/007 ,  H03G9/005 ,  H03M1/00 ,  H03M1/12 ,  H03M1/1225 ,  H03M1/18 ,  H03M2201/4135 ,  H04L1/20 ,  H04L27/2647 ,  H04R2430/01 ,  H04R2430/03

摘要： 본개시의실시예들에따라, 둘이상의집적회로들을통하는동적범위확장정보를갖는오디오신호들을프로세싱하기위한다중칩 회로는호스트집적회로및 클라이언트집적회로를포함할수 있다. 호스트집적회로는디지털오디오입력신호를위한동적범위확장이득을결정하고, 동적범위확장이득에따라디지털오디오입력신호를프로세싱하고, 상기프로세싱된디지털오디오입력신호에기초한오디오데이터를송신하도록구성될수 있다. 클라이언트집적회로는호스트집적회로에연결될수 있고오디오데이터를수신하도록구성될수 있고, 상기클라이언트집적회로에는동적범위확장이득이제공되고, 클라이언트집적회로는오디오데이터를동적범위확장이득으로프로세싱하도록구성된다.

摘要翻译： 根据本公开的实施例，用于通过两个或更多个集成电路处理具有动态范围扩展信息的音频信号的多芯片电路可以包括主机集成电路和客户机集成电路。 主机集成电路可以由动态范围扩展增益用于数字音频输入信号来确定，根据动态范围扩展增益，并处理该数字音频输入信号，并且被配置为发送基于处理后的数字音频输入信号的音频数据 。 客户集成电路可以被配置和被连接到主机集成电路接收所述音频数据，所述客户端的集成电路上设置有动态范围扩展增益，客户集成电路被配置为通过将动态范围扩展增益来处理音频数据 。

公开(公告)号：KR1020170097642A

公开(公告)日：2017-08-28

申请号：KR1020177014929

申请日：2015-10-29

申请人： 시러스 로직 인터내셔널 세미컨덕터 리미티드

发明人： 레소,존폴 ,  하디,엠마뉴엘

IPC分类号： H03M1/18 ,  H03K7/08 ,  H03K9/08 ,  H03M1/50 ,  H03M3/00

CPC分类号： H03M7/30 ,  H03K7/08 ,  H03K9/08 ,  H03M1/18 ,  H03M1/181 ,  H03M1/50 ,  H03M1/504 ,  H03M3/484 ,  H03M2201/00

摘要： 본출원은아날로그-디지털변환기(ADC)들에관한것이다. ADC(200)는아날로그입력신호(AIN)를수신하고, 입력신호및 제1 변환이득설정(GIN)에기초하여, 펄스폭 변조(PWM) 신호와같은, 시간인코딩된신호(DT)를출력하는제1 변환기(201)를갖는다. 일부실시예들에서, 제1 변환기는입력신호가시간상으로연속적으로변할수 있는펄스폭들에의해인코딩되도록 PWM 신호를발생시키는 PWM 변조기(401)를갖는다. 제2 변환기(202)는시간인코딩된신호를수신하고시간인코딩된신호(DT) 및제2 변환이득설정(GO)에기초하여디지털출력신호(DOUT)를출력한다. 제2 변환기는제1 PWM-디지털변조기(403)를가질수 있다. 이득할당블록(204)은시간인코딩된신호(DT)에기초하여제1 및제2 변환이득설정들을발생시킨다. 이득할당블록(204)은제1 PWM-디지털변조기(403)보다더 낮은지연시간및/또는더 낮은분해능을가질수 있는제2 PWM-디지털변조기(203)를가질수 있다.

摘要翻译： 本申请涉及模数转换器（ADC）。 ADC200接收模拟输入信号AIN，并基于输入信号和第一转换增益设置GIN输出时间编码信号DT，诸如脉宽调制（PWM）信号 并具有第一转换器201。 在一些实施例中，第一转换器具有PWM调制器401，该PWM调制器401生成PWM信号，使得输入信号由可随时间连续变化的脉冲宽度编码。 第二转换器202接收时间编码信号并基于时间编码信号DT和第二转换增益设置GO输出数字输出信号DOUT。 第二转换器可以具有第一PWM-数字调制器403。 增益分配块204基于时间编码信号DT产生第一和第二转换增益设置。 增益分配块204可以具有第二PWM-数字调制器203，该第二PWM-数字调制器203可以具有比第一PWM-数字调制器403更低的延迟时间和/或更低的分辨率。

公开(公告)号：KR1020160120283A

公开(公告)日：2016-10-17

申请号：KR1020167021503

申请日：2015-02-02

申请人： 소니 세미컨덕터 솔루션즈 가부시키가이샤

发明人： 키쿠치켄 ,  사쿠라이히사오

IPC分类号： G09G3/3275 ,  H03M1/12 ,  H03M1/18 ,  H03M1/56

CPC分类号： G09G3/3275 ,  G09G3/2014 ,  G09G3/3233 ,  G09G2310/066 ,  G09G2320/0233 ,  G09G2330/028 ,  H03M1/123 ,  H03M1/18 ,  H03M1/34 ,  H03M1/56 ,  G09G2300/0828

摘要： 본발명은, 흐트러짐이없는파형의톱니파형전압을이용한비교동작을행하는것이가능한발광소자구동회로, A/D 변환회로, 및, 표시장치를제공하는것을목적으로한다. 본발명의발광소자구동회로는, 입력되는적어도 2개의기준신호(V, V)에의거하여, 톱니파형의전압변화를갖는톱니파형전압(V)을생성하는톱니파형생성부(11)와, 아날로그의신호전압(V)과톱니파형전압(V)을비교하는비교부(12)를구비하고, 비교부(12)의비교결과에의거하여발광소자(10)를구동한다. 이에의해, 흐트러짐이없는파형의톱니파형전압을이용한비교동작을행하는것이가능해진다.

摘要翻译： 根据本公开的发光器件驱动电路包括：锯齿波形生成单元，用于基于要输入的至少两个参考信号产生具有锯齿波形电压变化的锯齿波形电压;以及比较单元，用于将模拟信号电压与 锯齿波形电压。 发光器件驱动电路基于比较单元的比较结果来驱动发光器件。 因此，执行使用具有未被干扰的波形的锯齿波形电压的比较操作。

公开(公告)号：KR1020150106845A

公开(公告)日：2015-09-22

申请号：KR1020150034002

申请日：2015-03-11

申请人： 지멘스 악티엔게젤샤프트

发明人： 렌츠,헬무트

IPC分类号： H03M1/06 ,  H03M1/08 ,  H03M1/18 ,  G01R33/385

CPC分类号： H03M1/0607 ,  H03M1/0639 ,  H03M1/12 ,  H03M1/0678 ,  G01R33/3852 ,  H03M1/08 ,  H03M1/18

摘要： The present invention relates to a circuit arrangement for suppressing a 1/f noise, an offset drift and an offset for an analog/digital conversion, an analog/digital converter, a gradient amplifier, and a method thereof. The present invention specifies the circuit arrangement for suppressing the 1/f noise, the offset drift and the offset for the analog/digital conversion. The arrangement includes the analog/digital converter (11) designed to convert an analog input signal (9) into output data (data_out), an inverter (18) which inverts the input signal (9), at least one switching element (19), and a switchable NOT device circuit (20).

摘要翻译： 本发明涉及用于抑制1 / f噪声，偏移漂移和模拟/数字转换的偏移的电路装置，模/数转换器，梯度放大器及其方法。 本发明规定了用于抑制模/数转换的1 / f噪声，偏移漂移和偏移的电路装置。 该装置包括被设计为将模拟输入信号（9）转换为输出数据（data_out）的模拟/数字转换器（11），使输入信号（9）反相的反相器（18），至少一个开关元件（19） 和可切换的非装置电路（20）。

公开(公告)号：KR1020140057027A

公开(公告)日：2014-05-12

申请号：KR1020120123624

申请日：2012-11-02

申请人： 서강대학교산학협력단

发明人： 이승훈 ,  남상필 ,  김용민

IPC分类号： H03M1/38

CPC分类号： H03M1/38 ,  H03M1/1023 ,  H03M1/18 ,  H03M2201/2233 ,  H03M2201/63

摘要： The present invention relates to an SAR ADC performing range scaling by processing a signal of a half of a single input signal range by sampling the single input signal in the half of a sampling capacitor. The present invention prevents a voltage loss in a preamplifier and processes the single input signal of a power voltage size in a whole ADC.

摘要翻译： 本发明涉及通过对采样电容器的一半中的单个输入信号进行采样来处理单个输入信号范围的一半的信号来执行范围缩放的SAR ADC。 本发明防止前置放大器中的电压损失并且处理整个ADC中的电源电压大小的单个输入信号。