동기화 기반 인코딩을 이용한 데이터 송수신 장치 및 그 방법

    公开(公告)号:KR101923161B1

    公开(公告)日:2018-11-28

    申请号:KR1020170004051

    申请日:2017-01-11

    发明人: 이경한 남우승

    IPC分类号: H04L29/06 H03M7/30

    摘要: 본발명은동기화기반인코딩을이용한데이터송수신장치및 그방법에관한발명이다. 본발명의실시예에따른데이터전송방법은, 동기화된데이터중에서하나이상의데이터를선정하고, 상기선정된데이터를바탕으로참조데이터및 목록데이터가생성하는단계; 상기참조데이터의후단이상기대상데이터의전단에결합되어가상데이터가생성되는단계; 상기가상데이터가 LZMA에의해인코딩된결과에서상기대상데이터에관한인코딩결과를추출한대상압축데이터가생성되는단계; 상기상기목록데이터와상기대상압축데이터를전송하는단계; 를포함할수 있다.

    클리크를 통해 그래프를 압축하기 위한 시스템 및 방법
    2.
    发明公开
    클리크를 통해 그래프를 압축하기 위한 시스템 및 방법 审中-实审
    通过Clic压缩图的系统和方法

    公开(公告)号:KR1020170141591A

    公开(公告)日:2017-12-26

    申请号:KR1020170062766

    申请日:2017-05-22

    IPC分类号: G06F17/30

    摘要: 본발명의실시예들은, 그래프를인코딩하는데 사용되는많은클리크들의세트의식별에기초하는고속병렬그래프압축을위한시스템을제공한다. 시스템은, 영구적으로저장되며메모리내에서그래프인코딩을제공하며, 그래프를나타내고저장하는데 필요한공간, 그래프를사용하기위한 I/O 트래픽, 및그래프에연관된알고리즘을수행하는데 필요한연산을감소시킨다. 이에따라, 시스템은컴퓨팅기술및 그래프연산을개선한다. 동작동안, 시스템은그래프의정점들과에지들을포함하는데이터를취득한다. 시스템은클리크찾기방법을실행하여그래프내 최대클리크를식별한다. 이어서, 시스템은, 그래프로부터클리크를제거하고, 클리크를찾은클리크들의세트에추가하고, 찾은클리크들의세트에기초하여압축된그래프의표현을생성한다.

    摘要翻译: 本发明的实施例提供了一种用于基于识别用于对图进行编码的许多突起组的一组快速并行图压缩的系统。 该系统被永久存储并在内存中提供图形编码,减少了显示和存储图形所需的空间,使用该图形的I / O流量以及执行与该图形相关的算法所需的操作。 如此,该系统改进了计算技术和图表操作。 在操作期间,系统获取包括图的顶点和边的数据。 系统运行Clark Find方法来确定图形中的最大值。 然后系统从图中移除集团,将clic添加到找到的集合中,并根据找到的集合生成压缩图的表示。

    데이터 압축을 위한 향상된 압축 포맷들
    3.
    发明公开
    데이터 압축을 위한 향상된 압축 포맷들 审中-实审
    改进了数据压缩的压缩格式

    公开(公告)号:KR1020170139530A

    公开(公告)日:2017-12-19

    申请号:KR1020177030078

    申请日:2016-04-12

    IPC分类号: H04L29/06 H03M7/40 H04W28/06

    摘要: 본개시내용의특정양상들은일반적으로, 무선통신들에관한것으로, 더구체적으로는데이터압축(예컨대, UDC(uplink data compression))을위한향상된압축포맷들에관한것이다. 무선통신들을위한방법이제공된다. 방법은일반적으로, 메모리에저장된하나또는그 초과의이전패킷들의하나또는그 초과의부분들의하나또는그 초과의데이터블록들과매칭되는, 현재패킷의하나또는그 초과의데이터블록들을결정하는단계, 매칭데이터블록들중 하나또는그 초과를표시하기위해다른압축포맷에비해감소된메타데이터를갖는향상된압축포맷에기반하여현재패킷의적어도일부를압축하는단계, 및압축된현재패킷을송신하는단계를포함한다. 많은다른양상들이제공된다.

    摘要翻译: 本公开的某些方面一般涉及无线通信,并且更具体地涉及用于数据压缩(例如,UDC(上行链路数据压缩))的增强压缩格式。 提供了一种用于无线通信的方法。 该方法通常包括确定当前分组的一个或多个数据块,其匹配存储在存储器中的一个或多个先前分组的一个或多个部分的一个或多个数据块, 基于相对于另一压缩格式具有减少的元数据的增强压缩格式来压缩所述当前分组的至少一部分,以指示所述匹配数据块中的一个或多个,以及将经压缩的当前分组 它包括。 提供了许多不同的方面。

    인코더 및 디코더
    4.
    发明授权
    인코더 및 디코더 有权
    编码器和解码器

    公开(公告)号:KR101781776B1

    公开(公告)日:2017-09-25

    申请号:KR1020167036600

    申请日:2015-06-26

    摘要: 대응하는인코딩된데이터(E2)를생성하기위하여입력데이터(D1)를인코딩하기위한인코더가제공된다. 인코더는입력데이터(D1)의적어도부분내에서데이터블록들및/또는데이터패킷들의실질적인재발생들을식별한다. 다음으로, 인코더는개별적인엘리먼트들에관하여, 엘리먼트들이실질적으로재발생하는데이터블록들및/또는데이터패킷들내에서변경되지않고및/또는변경되는경우를식별한다. 추후에, 인코더는참조데이터블록및/또는데이터패킷에서의대응하는엘리먼트들에대한변경되지않은엘리먼트들에서의변경의부재를표시하는, 적어도하나의대응하는심볼, 또는적어도하나의대응하는비트, 예를들어, 단일비트를사용함으로써인코딩된데이터(E2)에서의변경되지않은엘리먼트들을인코딩한다. 또한, 인코더는인코딩된데이터(E2)에서변경된엘리먼트들을인코딩한다.

    摘要翻译: 用于对输入数据的编码器(D1)被提供,以产生相应的编码数据(E2)到。 编码器识别输入数据(D1)唯一的数据块和/或在至少一部分的数据分组的实际再生。 接着,编码器识别出相对于各个元件,所述元件基本上不在所述数据块和/或数据分组改变为再生和/或改变的情况下。 在稍后的日期,编码器基准数据块和/或数据分组eseoui相应的元件,至少一个对应的,指示不存在的改变的eseoui该符号的不变的元素,或至少一种相对应的位,例如 例如,通过使用单个比特编码数据(E2)编码未经修饰的元件eseoui。 此外,编码器改变在编码数据(E2)的编码元件。

    개선된 아날로그-디지털 변환기
    5.
    发明公开
    개선된 아날로그-디지털 변환기 审中-实审
    改进的模数转换器

    公开(公告)号:KR1020170097642A

    公开(公告)日:2017-08-28

    申请号:KR1020177014929

    申请日:2015-10-29

    摘要: 본출원은아날로그-디지털변환기(ADC)들에관한것이다. ADC(200)는아날로그입력신호(AIN)를수신하고, 입력신호및 제1 변환이득설정(GIN)에기초하여, 펄스폭 변조(PWM) 신호와같은, 시간인코딩된신호(DT)를출력하는제1 변환기(201)를갖는다. 일부실시예들에서, 제1 변환기는입력신호가시간상으로연속적으로변할수 있는펄스폭들에의해인코딩되도록 PWM 신호를발생시키는 PWM 변조기(401)를갖는다. 제2 변환기(202)는시간인코딩된신호를수신하고시간인코딩된신호(DT) 및제2 변환이득설정(GO)에기초하여디지털출력신호(DOUT)를출력한다. 제2 변환기는제1 PWM-디지털변조기(403)를가질수 있다. 이득할당블록(204)은시간인코딩된신호(DT)에기초하여제1 및제2 변환이득설정들을발생시킨다. 이득할당블록(204)은제1 PWM-디지털변조기(403)보다더 낮은지연시간및/또는더 낮은분해능을가질수 있는제2 PWM-디지털변조기(203)를가질수 있다.

    摘要翻译: 本申请涉及模数转换器(ADC)。 ADC200接收模拟输入信号AIN,并基于输入信号和第一转换增益设置GIN输出时间编码信号DT,诸如脉宽调制(PWM)信号 并具有第一转换器201。 在一些实施例中,第一转换器具有PWM调制器401,该PWM调制器401生成PWM信号,使得输入信号由可随时间连续变化的脉冲宽度编码。 第二转换器202接收时间编码信号并基于时间编码信号DT和第二转换增益设置GO输出数字输出信号DOUT。 第二转换器可以具有第一PWM-数字调制器403。 增益分配块204基于时间编码信号DT产生第一和第二转换增益设置。 增益分配块204可以具有第二PWM-数字调制器203,该第二PWM-数字调制器203可以具有比第一PWM-数字调制器403更低的延迟时间和/或更低的分辨率。

    유티에프-8 코드 문자의 압축 방법 및 장치

    公开(公告)号:KR101752281B1

    公开(公告)日:2017-07-11

    申请号:KR1020160108621

    申请日:2016-08-25

    申请人: 김정훈

    发明人: 김정훈

    IPC分类号: H03M7/30 H03M7/48

    摘要: 본발명은압축부가유티에프-8(UTF-8) 코드문자를입력받는입력단계; 및상기압축부가 UTF-8 코드문자를압축하는압축단계를포함하되, 상기 UTF-8 코드문자중, 1바이트코드군에포함된문자는최상위비트로부터 0으로시작하고 1바이트로이루어진문자이고, 2바이트코드군에포함된문자는최상위비트로부터 110으로시작하고 2바이트로이루어진문자이고, 3바이트코드군에포함된문자는최상위비트로부터 1110으로시작하고 3바이트로이루어진문자이고, 4바이트코드군에포함된문자는최상위비트로부터 11110으로시작하고 4바이트로이루어진문자이고, 5바이트코드군에포함된문자는최상위비트로부터 111110으로시작하고 5바이트로이루어진문자이고, 6바이트코드군에포함된문자는최상위비트로부터 1111110으로시작하고 6바이트로이루어진문자이고, 상기압축단계에서상기압축부는, 2바이트코드군에포함된문자는첫번째바이트의맨앞의 110은 101로치환하고, 3바이트코드군에포함된문자는첫번째바이트의맨앞의 1110은 1001로치환하고, 4바이트코드군에포함된문자는첫번째바이트의맨앞의 11110은 1101로치환하고, 5바이트코드군에포함된문자는첫번째바이트의맨앞의 111110은 10001로치환하고, 6바이트코드군에포함된문자는첫번째바이트의맨앞의 1111110은 11001로치환하여압축을수행하는것을특징으로하는, 유티에프-8 코드문자의압축방법에관한것이다.

    디지털 데이터 압축 및 복원 장치
    7.
    发明公开
    디지털 데이터 압축 및 복원 장치 审中-实审
    数字数据压缩和解码模块

    公开(公告)号:KR1020170028150A

    公开(公告)日:2017-03-13

    申请号:KR1020150125037

    申请日:2015-09-03

    IPC分类号: H03M7/30

    CPC分类号: H03M7/30

    摘要: 디지털데이터압축장치로서, 입력된디지털 I/Q 데이터에관한주파수도메인변환을수행하여디지털 I/Q 데이터에상응하는계수데이터(coefficient data)를출력하는도메인변환부; 상기도메인변환부로부터출력된계수데이터를입력받고, 입력된직교좌표계의계수데이터를극 좌표계의계수데이터로변환하는데이터변환부; 및상기데이터변환부로부터출력된극 좌표계의계수데이터에관한양자화를수행하는양자화부를포함하는디지털데이터압축장치가제공된다.

    摘要翻译: 数字数据压缩装置包括:域转换部分,用于对输入的数字I / Q数据执行频域转换并输出对应于数字I / Q数据的系数数据; 数据转换部分,用于接收从域转换部分输出的系数数据的输入,并将笛卡尔坐标系的输入系数数据转换为极坐标系的系数数据; 以及用于对从数据转换部输出的极坐标系的系数数据进行量化的量化部。

    실수 M진 신호 부호화 방법, 및 이를 이용한 부호화 장치
    8.
    发明授权
    실수 M진 신호 부호화 방법, 및 이를 이용한 부호화 장치 有权
    M编码M-ARY信号的编码方法和使用它的编码设备

    公开(公告)号:KR101713406B1

    公开(公告)日:2017-03-07

    申请号:KR1020150043625

    申请日:2015-03-27

    发明人: 정해 정한

    IPC分类号: H03M5/02 H04L1/00

    摘要: N 시간차원과 L 주파수차원을가지는실수 M진신호부호화방법, 및이를이용한부호화장치가개시된다. 본발명의 M진신호부호화장치는이진데이터를 K(정수)개의이진비트단위로코드화하여제1 입력코드및 제2 입력코드를발생하는코드화유닛, 상기제1 입력코드를수신하여, N개의 M진(M-ary) 신호를발생하는제1 신호생성기, 상기제2 입력코드를수신하여, N개의 M진(M-ary) 신호를발생하는제2 신호생성기, 및상기 N개의 M진(M-ary) 신호와상기 N개의 M진(M-ary) 신호를시간적으로다중화하여오류율을최소화하는 M진과 M에서사용하는전압비 a(=A/A)를사용하는실수 M진신호를발생하는시분할다중화모듈을포함한다.

    摘要翻译: 公开了一种用于对具有时间维度N和频率维度L的实数M元信号进行编码的方法和使用其的编码装置。 本发明的M元信号编码装置包括:编码单元,用于通过以K(整数)个二进制位为单位对二进制数据进行编码来产生第一输入码和第二输入码; 第一信号发生器,用于接收第一输入代码并产生N1个M1元信号; 第二信号发生器,用于接收第二输入码并产生N 2个M2信号; 以及时分多路复用模块,用于对N1M1元信号和N2M2元信号进行时间复用,以产生实数M元信号,该实数M元信号使用M1- ary和M2最小化错误概率。