비자성 패키지 및 제조 방법

    公开(公告)号:KR102483117B1

    公开(公告)日:2022-12-29

    申请号:KR1020177014781

    申请日:2015-10-27

    IPC分类号: H01L23/10 H01L23/29 H01L23/31

    摘要: 비자성밀봉패키지는, 개방된캐비티를둘러싸는벽 ―벽의상부에지둘레에, 일반적으로평면인비자성의금속성시일링이연속루프로배치됨― ; 캐비티내에결합되는민감한컴포넌트; 및금속성시일에의해캐비티를폐쇄하기위해시일링에실링되는비자성덮개를포함한다.

    반도체 패키지의 제조방법

    公开(公告)号:KR102480379B1

    公开(公告)日:2022-12-23

    申请号:KR1020200008888

    申请日:2020-01-22

    摘要: 본발명은복수의실리콘관통전극이구비되고범프전극이형성된기판상에비전도성필름을사용하여진공라미네이션(vacuum lamination) 후자외선조사를실시하여, 광경화전후용융점도상승을 30% 이하로조절할수 있으며, 이에따라열압착본딩시보이드없이본딩가능하며솔더중간에수지가끼이는현상을방지할수 있고, 필렛이최소화되어신뢰성을향상시킬수 있는반도체패키지의제조방법에관한것이다.

    반도체 디바이스 및 제조 방법

    公开(公告)号:KR102480685B1

    公开(公告)日:2022-12-22

    申请号:KR1020200155562

    申请日:2020-11-19

    摘要: 반도체디바이스및 제조방법이제공되며, 반도체디바이스는반도체기판위에부착된다. 반도체기판및 반도체기판위의금속배선층 내에개구가형성되고, 개구를충진하기위해봉지재가배치된다. 봉지재가배치되면반도체기판이싱귤레이션되어디바이스를분리한다. 금속배선층의재료를리세싱하고개구를형성함으로써박리손상이감소되거나제거될수 있다.

    수지 가스킷을 사용하는 스텝형 적층칩 패키징 구조체 및 제조 방법

    公开(公告)号:KR102479636B1

    公开(公告)日:2022-12-20

    申请号:KR1020207030304

    申请日:2018-10-22

    摘要: 본발명은플라스틱포장재, 회로기판, 수지스페이서, 제 1 칩, 제 2 칩및 전기적연결어셈블리를포함하는수지스페이서에기초한스텝형적층칩패키징구조체에관한것이다. 수지스페이서, 제 1 칩및 제 2 칩은각각회로기판상에적층된다. 제 2 칩은계단식으로제 1 칩위에적층된다. 회로기판, 제 1 칩및 제 2 칩은전기연결어셈블리를통해함께전기적으로연결된다. 수지스페이서는섬유유리직물을기본재료로사용하고, 섬유유리직물의중량 %는 10-60wt%이며, 다음구성요소는수지스페이서의총 중량에대한백분율로섬유유리직물에추가된다: 에폭시수지 8-40wt%, 석영분말 10-30wt%, 산화알루미늄 2-10wt%, 산화칼슘 1-8wt% 및경화제 1-8wt%. 본발명은또한수지스페이서의이면에접착필름을부착하고, 수지스페이서를절단한다음, 수지스페이서상에칩을스텝형포장을수행하고, 이는접착필름으로접착되는, 스텝형적층칩패키징구조체의제조방법을제공한다.

    휨-방지 층을 갖는 반도체 장치

    公开(公告)号:KR102478822B1

    公开(公告)日:2022-12-16

    申请号:KR1020207024751

    申请日:2019-05-06

    摘要: 반도체장치는장치의단일주요표면 (면) 위에놓여적층된압축층및 인장층을모두갖는기판을갖는다. 인장층은장치의기판상에직접적층될수 있으며, 압축층은인장층위에놓인다. 전이물질(transition material)이인장층과압축층사이에위치할수 있다. 전이물질은인장층및 압축층중 하나또는둘 모두의성분을포함하는화합물일수 있다. 특정양태에서, 인장재료는질화규소일수 있고, 압축층은산화규소일수 있고, 전이물질은인장질화규소층의표면을산화시킴으로써형성될수 있는실리콘옥시-나이트라이드일수 있다. 장치의동일한면 상에인장층및 압축층을모두적층함으로써, 대향하는주요표면 (면)을자유롭게가공할수 있다.

    반도체 패키지
    7.
    发明授权

    公开(公告)号:KR102472566B1

    公开(公告)日:2022-12-01

    申请号:KR1020150170106

    申请日:2015-12-01

    摘要: 본발명의반도체패키지는제 1 패키지기판및 상기제 1 패키지기판상에적층된반도체칩을포함하는제 1 반도체패키지, 및상기제 1 반도체패키지상에적층되며, 제 2 패키지기판, 상기제 2 패키지기판상에적층된이미지센서칩, 상기이미지센서칩 상에배치된투명기판, 상기이미지센서칩과상기투명기판사이에개재되는접착패턴및 상기제 2 패키지기판과상기투명기판사이에배치되며, 상기투명기판을둘러싸는수지막을포함하는제 2 반도체패키지를포함하되, 상기접착패턴은상기이미지센서칩과접하는제 1 면및 상기제 1 면과마주보며상기투명기판과접하는제 2 면을포함하되, 상기접착패턴의상기제 2 면은상기제 1 면보다큰 폭을가질수 있다.