公开(公告)号：TW201806125A

公开(公告)日：2018-02-16

申请号：TW106113542

申请日：2017-04-24

申请人： 瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

发明人： 森下泰之 ,  MORISHITA, YASUYUKI

IPC分类号： H01L23/60

CPC分类号： H02H9/044 ,  H01L27/0255 ,  H01L27/0266 ,  H01L27/0292

摘要： 本發明提供可兼顧雜訊耐性與ESD耐性之半導體裝置。 依本發明之半導體裝置具備：第1及第2數位電路；各與第1及第2數位電路對應而設置之第1及第2接地電位線；第1及第2類比電路；各與第1及第2類比電路對應而設置之第3及第4接地電位線；設置在該第1接地電位線與第2接地電位線之間之第1雙向二極體群；設置在該第3接地電位線與第4接地電位線之間之第2雙向二極體群；及設置在該第1接地電位線與第3接地電位線之間之第3雙向二極體群。該第3雙向二極體群，較該第1及第2雙向二極體群所各具有之雙向二極體的段數為多。

简体摘要： 本发明提供可兼顾噪声耐性与ESD耐性之半导体设备。 依本发明之半导体设备具备：第1及第2数字电路；各与第1及第2数字电路对应而设置之第1及第2接地电位线；第1及第2模拟电路；各与第1及第2模拟电路对应而设置之第3及第4接地电位线；设置在该第1接地电位线与第2接地电位线之间之第1双向二极管群；设置在该第3接地电位线与第4接地电位线之间之第2双向二极管群；及设置在该第1接地电位线与第3接地电位线之间之第3双向二极管群。该第3双向二极管群，较该第1及第2双向二极管群所各具有之双向二极管的段数为多。

公开(公告)号：TWI606567B

公开(公告)日：2017-11-21

申请号：TW105137507

申请日：2016-11-16

申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

发明人： 曾仁洲 ,  TSENG, JEN-CHOU ,  蔡明甫 ,  TSAI, MING-FU ,  張子恒 ,  CHANG, TZU-HENG

IPC分类号： H01L23/60

CPC分类号： H01L27/0292 ,  G01R31/002 ,  G01R31/2607 ,  H01L22/14 ,  H01L22/32 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5256 ,  H01L27/0251 ,  H01L27/0255 ,  H01L2224/11

公开(公告)号：TW201541555A

公开(公告)日：2015-11-01

申请号：TW103120635

申请日：2014-06-16

申请人： 旺宏電子股份有限公司 ,  MACRONIX INTERNATIONAL CO., LTD.

发明人： 呂函庭 ,  LUE, HANG TING ,  葉騰豪 ,  YEH, TENG HAO

IPC分类号： H01L21/768

CPC分类号： H01L27/0629 ,  H01L21/823871 ,  H01L23/552 ,  H01L27/0266 ,  H01L27/0292 ,  H01L27/11573 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

摘要： 　　一種天線效應放電電路，具有圖案化導體層，其可暴露在製程中的電荷感應環境。天線效應放電電路具有一端及一閘極，該端連接裝置上的一節點，節點受保護以避免電荷累積，閘極例如是電路內場效應電晶體的閘極，累積的電荷可經由此端放電到基板上。一電容耦接天線效應放電電路內的閘極及基板。一電壓供應電路，可用以提供電壓，在裝置的操作期間，此電壓足夠於關閉狀態偏置天線效應放電電路。上層的一圖案化導體(較佳為最上層)連接天線效應放電電路內的閘極及電壓供應電路。

简体摘要： 　　一种天线效应放电电路，具有图案化导体层，其可暴露在制程中的电荷感应环境。天线效应放电电路具有一端及一闸极，该端连接设备上的一节点，节点受保护以避免电荷累积，闸极例如是电路内场效应晶体管的闸极，累积的电荷可经由此端放电到基板上。一电容耦接天线效应放电电路内的闸极及基板。一电压供应电路，可用以提供电压，在设备的操作期间，此电压足够于关闭状态偏置天线效应放电电路。上层的一图案化导体(较佳为最上层)连接天线效应放电电路内的闸极及电压供应电路。

公开(公告)号：TW201514596A

公开(公告)日：2015-04-16

申请号：TW103135091

申请日：2014-10-08

申请人： 精工愛普生股份有限公司 ,  SEIKO EPSON CORPORATION

发明人： 吉井榮仁 ,  YOSHII, MASAHITO

IPC分类号： G02F1/1368 ,  G09G3/36

CPC分类号： G02F1/136204 ,  H01L27/0266 ,  H01L27/0292 ,  H01L27/1203

摘要： 本發明之靜電保護電路除抑制靜電對信號配線SL之影響以外，亦抑制靜電對電源配線VSS、VDD之影響。 本發明之靜電保護電路之特徵在於：第1靜電保護電路(301)包括第1 n型電晶體與第1 p型電晶體，第2靜電保護電路(302)包括第2 n型電晶體及第2 p型電晶體之至少一者，於該等電晶體，源極連接於閘極，第1 n型電晶體之閘極電性連接於低電位電源配線VSS，第1 n型電晶體之汲極電性連接於信號配線SL，第1 p型電晶體之閘極電性連接於高電位電源配線VDD，第1 p型電晶體之汲極電性連接於信號配線SL，第2 n型電晶體及第2 p型電晶體之至少一者之汲極電性連接於低電位電源配線VSS或高電位電源配線VDD。

简体摘要： 本发明之静电保护电路除抑制静电对信号配线SL之影响以外，亦抑制静电对电源配线VSS、VDD之影响。 本发明之静电保护电路之特征在于：第1静电保护电路(301)包括第1 n型晶体管与第1 p型晶体管，第2静电保护电路(302)包括第2 n型晶体管及第2 p型晶体管之至少一者，于该等晶体管，源极连接于闸极，第1 n型晶体管之闸极电性连接于低电位电源配线VSS，第1 n型晶体管之汲极电性连接于信号配线SL，第1 p型晶体管之闸极电性连接于高电位电源配线VDD，第1 p型晶体管之汲极电性连接于信号配线SL，第2 n型晶体管及第2 p型晶体管之至少一者之汲极电性连接于低电位电源配线VSS或高电位电源配线VDD。

公开(公告)号：TW200603341A

公开(公告)日：2006-01-16

申请号：TW094122417

申请日：2005-07-01

申请人： 羅姆股份有限公司 ROHM CO., LTD.

发明人： 平田茂 HIRATA, SHIGERU

IPC分类号： H01L

CPC分类号： H01L23/585 ,  H01L24/06 ,  H01L27/0251 ,  H01L27/0292 ,  H01L2224/05554 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/00

摘要： 本發明揭示一種半導體裝置，其具有：供應接點，供應電壓係饋進至此處；供應導體，其係電連接至供應接點；輸入／輸出接點，信號經由此處從外部饋進或饋出至外部；靜電保護裝置，其係電連接至輸入／輸出接點且經由供應導體電連接至供應接點；及內部電路，其係經由信號導體電連接至輸入／輸出接點。靜電保護裝置、輸入／輸出接點、及內部電路係依此順序從半導體裝置的邊緣配置至中央。

简体摘要： 本发明揭示一种半导体设备，其具有：供应接点，供应电压系馈进至此处；供应导体，其系电连接至供应接点；输入／输出接点，信号经由此处从外部馈进或馈出至外部；静电保护设备，其系电连接至输入／输出接点且经由供应导体电连接至供应接点；及内部电路，其系经由信号导体电连接至输入／输出接点。静电保护设备、输入／输出接点、及内部电路系依此顺序从半导体设备的边缘配置至中央。

公开(公告)号：TW200601541A

公开(公告)日：2006-01-01

申请号：TW093118054

申请日：2004-06-23

申请人： 聯詠科技股份有限公司 NOVATEK MICROELECTRONICS CORP.

发明人： 張智毅 CHANG, CHYH-YIH

IPC分类号： H01L

CPC分类号： H01L27/0251 ,  H01L27/0292

摘要： 一種分離電源式靜電放電保護電路，耦接於第一電源供應線與第二電源供應線之間。分離電源式靜電放電保護電路包括：第一二極體，具有陽極與陰極，其中陽極耦接至第一電源供應線；第一金屬氧化物半導體元件，具有閘極、源極與汲極，其中汲極耦接至第一二極體之陰極且源極耦接至該第二電源供應線；以及第二二極體，具有陽極與陰極，其中陽極耦接至第二電源供應線，陰極耦接至第一電源供應線。第一二極體與第一金屬氧化物半導體元件構成具有寄生矽控整流器之結構，以在靜電放電產生時，提供靜電放電路徑。

简体摘要： 一种分离电源式静电放电保护电路，耦接于第一电源供应线与第二电源供应线之间。分离电源式静电放电保护电路包括：第一二极管，具有阳极与阴极，其中阳极耦接至第一电源供应线；第一金属氧化物半导体组件，具有闸极、源极与汲极，其中汲极耦接至第一二极管之阴极且源极耦接至该第二电源供应线；以及第二二极管，具有阳极与阴极，其中阳极耦接至第二电源供应线，阴极耦接至第一电源供应线。第一二极管与第一金属氧化物半导体组件构成具有寄生硅控整流器之结构，以在静电放电产生时，提供静电放电路径。

公开(公告)号：TW200541045A

公开(公告)日：2005-12-16

申请号：TW094114697

申请日：2005-05-06

申请人： 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

发明人： 黃紹璋 HUANG, SHAO-CHANG ,  安啓玓 AN, CHI-DI ,  宋明相 SONG, MING-HSIANG

IPC分类号： H01L

CPC分类号： H01L27/0251 ,  H01L27/0292

摘要： 一種多電源範圍的靜電放電防護電路結構。本發明的較佳實施例選擇一內部電路的電源線作為靜電放電防護匯流線，其餘內部電路的電源線透過靜電放電防護連接單元與靜電放電防護匯流線連接，於本發明的另一實施例中，一內部電路的VDD電源線與另一電路的VSS電源線被選為靜電放電防護匯流線，在另一實施例中，一內部電路的VDD電源線或VSS電源線被選為靜電放電防護匯流線。

简体摘要： 一种多电源范围的静电放电防护电路结构。本发明的较佳实施例选择一内部电路的电源线作为静电放电防护汇流线，其余内部电路的电源线透过静电放电防护连接单元与静电放电防护汇流线连接，于本发明的另一实施例中，一内部电路的VDD电源线与另一电路的VSS电源线被选为静电放电防护汇流线，在另一实施例中，一内部电路的VDD电源线或VSS电源线被选为静电放电防护汇流线。

公开(公告)号：TW200525726A

公开(公告)日：2005-08-01

申请号：TW093130261

申请日：2004-10-06

申请人： 飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.

发明人： 麥可 史達金勒 STOCKINGER, MICHAEL ,  詹姆士W 米勒 MILLER, JAMES W.

IPC分类号： H01L

CPC分类号： H01L27/0251 ,  H01L27/0292 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本發明係揭示一種靜電放電(ESD)保護電路(201)，其在一IC中與高壓容忍輸出入(I／O)電路配合使用。此係藉由從該I／O墊至一較小升壓匯流排(BOOST BUS)提供一小型ESD二極體(217)而完成。該BOOST BUS係用以供應一觸發電路(203)電力。此路徑在一ESD事件期間由於該觸發電路中之最小電流消散而具有極小電流流動。從該I／O墊至該觸發電路(203)，有二極體降，但僅為極小之IR電壓降。該觸發電路(203)控制較大串聯定位NMOSFET(207、209)。最終結果為增加兩定位NMOSFET(207、209)之閘極至源極電壓(VGS)，藉此增加該等串聯定位NMOSFET(207、209)之導電性。此減低該等NMOSFET(207、209)各自之導通電阻，藉此改良該ESD效能，及減低實施堅固ESD保護電路所需之佈局面積。

简体摘要： 本发明系揭示一种静电放电(ESD)保护电路(201)，其在一IC中与高压容忍输出入(I／O)电路配合使用。此系借由从该I／O垫至一较小升压总线(BOOST BUS)提供一小型ESD二极管(217)而完成。该BOOST BUS系用以供应一触发电路(203)电力。此路径在一ESD事件期间由于该触发电路中之最小电流消散而具有极小电流流动。从该I／O垫至该触发电路(203)，有二极管降，但仅为极小之IR电压降。该触发电路(203)控制较大串联定位NMOSFET(207、209)。最终结果为增加两定位NMOSFET(207、209)之闸极至源极电压(VGS)，借此增加该等串联定位NMOSFET(207、209)之导电性。此减低该等NMOSFET(207、209)各自之导通电阻，借此改良该ESD性能，及减低实施坚固ESD保护电路所需之布局面积。

公开(公告)号：TWI224391B

公开(公告)日：2004-11-21

申请号：TW093103024

申请日：2004-02-10

申请人： 國立交通大學 NATIONAL CHIAO TUNG UNIVERSITY

发明人： 柯明道 KER, MING DOU ,  林昆賢 LIN, KUEN SHIEN

IPC分类号： H01L

CPC分类号： H01L27/0292 ,  H01L27/0251

摘要： 本發明係一種靜電放電防護電路，其應用在具有省電模式功能之積體電路上，當應用本發明之積體電路進入省電模式時，本發明可防止漏電流的產生，並可防止正電壓由輸入或輸出銲墊向VDD電源線充電，以避免積體電路產生運作錯誤之問題，且本發明之VDD電源線至VSS電源線間以及ESD匯流線至VSS電源線間，分別設有一ESD箝制電路，藉此達到全積體電路靜電防護之目的。本發明能防止習知靜電放電防護電路於省電模式時，所產生之漏電流或電路錯誤運作等問題，並能同時達到全晶片靜電防護之效果。

简体摘要： 本发明系一种静电放电防护电路，其应用在具有省电模式功能之集成电路上，当应用本发明之集成电路进入省电模式时，本发明可防止漏电流的产生，并可防止正电压由输入或输出焊垫向VDD电源线充电，以避免集成电路产生运作错误之问题，且本发明之VDD电源线至VSS电源线间以及ESD汇流线至VSS电源线间，分别设有一ESD箝制电路，借此达到全集成电路静电防护之目的。本发明能防止习知静电放电防护电路于省电模式时，所产生之漏电流或电路错误运作等问题，并能同时达到全芯片静电防护之效果。

公开(公告)号：TW502459B

公开(公告)日：2002-09-11

申请号：TW090100080

申请日：2001-01-03

申请人： 台灣積體電路製造股份有限公司

发明人： 柯明道 ,  張恆祥 ,  王文泰

IPC分类号： H01L

CPC分类号： H01L27/0292 ,  H01L27/0255 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本發明提供一種二極體以及相關之靜電放電防護電路，特別適用於以STI製程與salicide製程所製作之一積體電路晶片。該二極體包含有一第一導電性型之第一半導體層以及一第二導電型之MOS電晶體。該第一半導體層作為該二極體之一第一電極。該MOS電晶體，包含有一環型閘、一第二導電型之第一源/汲摻雜區以及一第二導電型之第二源/汲摻雜區。該環型閘絕緣地設於該第一半導體層上，以阻隔STI厚氧化層的生成。該第一源/汲摻雜區形成於該環型閘極所圍繞的該第一半導體層之表面，作為該二極體之一第二電極。該第二導電型之第二源/汲摻雜區形成於該第一半導體層之表面，且圍繞該環型閘。該第一電極與該第二電極其中之一係為該二極體之一陰極，耦合至一第一接合墊，該第一電極與該第二電極其中之另一係為該二極體之一陽極，耦合至一第二接合墊。本發明之二極體中，該第一半導體層與該第一源/汲摻雜區所形成的 PN接面附近並不會有STI區，因此，可以避免二極體因STI區存在而導致ESD耐受能力下降的問題。而且，環型閘可以加以適當的偏壓以加速二極體的導通。因此，本發明之二極體具有高ESD耐受能力。同時，本發明亦提供了使用本發明之二極體的ESD防護電路。

简体摘要： 本发明提供一种二极管以及相关之静电放电防护电路，特别适用于以STI制程与salicide制程所制作之一集成电路芯片。该二极管包含有一第一导电性型之第一半导体层以及一第二导电型之MOS晶体管。该第一半导体层作为该二极管之一第一电极。该MOS晶体管，包含有一环型闸、一第二导电型之第一源/汲掺杂区以及一第二导电型之第二源/汲掺杂区。该环型闸绝缘地设于该第一半导体层上，以阻隔STI厚氧化层的生成。该第一源/汲掺杂区形成于该环型闸极所围绕的该第一半导体层之表面，作为该二极管之一第二电极。该第二导电型之第二源/汲掺杂区形成于该第一半导体层之表面，且围绕该环型闸。该第一电极与该第二电极其中之一系为该二极管之一阴极，耦合至一第一接合垫，该第一电极与该第二电极其中之另一系为该二极管之一阳极，耦合至一第二接合垫。本发明之二极管中，该第一半导体层与该第一源/汲掺杂区所形成的 pn结附近并不会有STI区，因此，可以避免二极管因STI区存在而导致ESD耐受能力下降的问题。而且，环型闸可以加以适当的偏压以加速二极管的导通。因此，本发明之二极管具有高ESD耐受能力。同时，本发明亦提供了使用本发明之二极管的ESD防护电路。