-
公开(公告)号：TW201717342A
公开(公告)日：2017-05-16
申请号：TW104136793
申请日：2015-11-09
发明人： 陳柏老 , CHEN, PO-LAO , 吳承德 , WU, CHENG-TE
IPC分类号： H01L23/488 , H01L23/498 , H01L23/538
CPC分类号： H01L2224/4824
摘要： 一種隨機動態記憶體晶片封裝結構，包括第一線路基板、第一晶片、第二線路基板與第二晶片。第一線路基板具有相對的第一表面與第二表面。具有第一列接墊以及第二列接墊之第一晶片以第一主動表面朝向第一表面的方式配置在第一線路基板上。第一列接墊與第二列接墊平行配置在第一主動表面上且電性連接至第一線路基板。具有相對的第三表面與第四表面的第二線路基板配置於第一晶片上。具有第三列接墊以及第四列接墊之第二晶片以第二主動表面朝向第三表面的方式配置於第二線路基板上。第三列接墊與第四列接墊平行配置於第二主動表面上且電性連接至第二線路基板。
简体摘要： 一种随机动态内存芯片封装结构，包括第一线路基板、第一芯片、第二线路基板与第二芯片。第一线路基板具有相对的第一表面与第二表面。具有第一列接垫以及第二列接垫之第一芯片以第一主动表面朝向第一表面的方式配置在第一线路基板上。第一列接垫与第二列接垫平行配置在第一主动表面上且电性连接至第一线路基板。具有相对的第三表面与第四表面的第二线路基板配置于第一芯片上。具有第三列接垫以及第四列接垫之第二芯片以第二主动表面朝向第三表面的方式配置于第二线路基板上。第三列接垫与第四列接垫平行配置于第二主动表面上且电性连接至第二线路基板。
-
公开(公告)号：TW201715655A
公开(公告)日：2017-05-01
申请号：TW104135348
申请日：2015-10-28
发明人： 永井享浩 , NAGAI, YUKIHIRO
IPC分类号： H01L21/8244 , H01L27/11
摘要： 一種靜態隨機存取記憶體，包括至少一個靜態隨機存取記憶胞。靜態隨機存取記憶胞的閘極佈局包括第一至第四條狀摻雜區、凹入式閘極線、第一閘極線及第二閘極線。第一至第四條狀摻雜區依序設置於基底中且彼此分離。凹入式閘極線相交於第一至第四條狀摻雜區。第一至第四條狀摻雜區在與凹入式閘極線的相交處斷開。第一閘極線相交於第一條狀摻雜區與第二條狀摻雜區。第一條狀摻雜區與第二條狀摻雜區在與第一閘極線的相交處斷開。第二閘極線相交於第三條狀摻雜區與第四條狀摻雜區。第三條狀摻雜區與第四條狀摻雜區在與第二閘極線的相交處斷開。
简体摘要： 一种静态随机存取内存，包括至少一个静态随机存取记忆胞。静态随机存取记忆胞的闸极布局包括第一至第四条状掺杂区、凹入式闸极线、第一闸极线及第二闸极线。第一至第四条状掺杂区依序设置于基底中且彼此分离。凹入式闸极线相交于第一至第四条状掺杂区。第一至第四条状掺杂区在与凹入式闸极线的相交处断开。第一闸极线相交于第一条状掺杂区与第二条状掺杂区。第一条状掺杂区与第二条状掺杂区在与第一闸极线的相交处断开。第二闸极线相交于第三条状掺杂区与第四条状掺杂区。第三条状掺杂区与第四条状掺杂区在与第二闸极线的相交处断开。
-
公开(公告)号：TW201714255A
公开(公告)日：2017-04-16
申请号：TW104133460
申请日：2015-10-13
发明人： 梁義忠 , LIANG, YI-CHUNG , 黃振浩 , HUANG, CHEN-HAO , 劉立偉 , LIU, LI-WEI , 黃漢屏 , HWANG, HANN-PING
IPC分类号： H01L21/8244 , H01L27/11
摘要： 本發明提供一種靜態隨機存取記憶體，包括第一反相器、第二反相器、第一通道閘電晶體及第二通道閘電晶體。第一反相器包括第一上拉電晶體與第一下拉電晶體。第二反相器包括第二上拉電晶體與第二下拉電晶體。第一反相器和第二反相器係呈交互耦合連接。第一通道閘電晶體之汲極耦接於第一反相器之輸出端，第一通道閘電晶體之源極耦接於第一位元線。第二通道閘電晶體之汲極耦接於第二反相器之輸出端，第二通道閘電晶體之源極耦接於第二位元線。第一上拉電晶體與第二上拉電晶體為設置於元件隔離結構上的鑲嵌型電晶體。
简体摘要： 本发明提供一种静态随机存取内存，包括第一反相器、第二反相器、第一信道闸晶体管及第二信道闸晶体管。第一反相器包括第一上拉晶体管与第一下拉晶体管。第二反相器包括第二上拉晶体管与第二下拉晶体管。第一反相器和第二反相器系呈交互耦合连接。第一信道闸晶体管之汲极耦接于第一反相器之输出端，第一信道闸晶体管之源极耦接于第一比特线。第二信道闸晶体管之汲极耦接于第二反相器之输出端，第二信道闸晶体管之源极耦接于第二比特线。第一上拉晶体管与第二上拉晶体管为设置于组件隔离结构上的镶嵌型晶体管。
-
公开(公告)号：TW201706616A
公开(公告)日：2017-02-16
申请号：TW104138836
申请日：2015-11-23
IPC分类号： G01R31/26
摘要： 提供一種與先前技術相比電路構成簡單且可高精確度觀測內部電壓波形的半導體裝置，所述半導體裝置包括：測試模式的控制電路，其檢測半導體裝置在既定的觀測期間中進行動作時的內部電壓而進行波形觀測；以及比較單元，其在所述觀測期間中將所述內部電壓與既定的基準電壓進行比較而輸出比較結果訊號，使所述基準電壓變化而進行所述比較，並將所述觀測期間的內部電壓的電壓波形的比較結果訊號輸出到測試裝置。
简体摘要： 提供一种与先前技术相比电路构成简单且可高精确度观测内部电压波形的半导体设备，所述半导体设备包括：测试模式的控制电路，其检测半导体设备在既定的观测期间中进行动作时的内部电压而进行波形观测；以及比较单元，其在所述观测期间中将所述内部电压与既定的基准电压进行比较而输出比较结果信号，使所述基准电压变化而进行所述比较，并将所述观测期间的内部电压的电压波形的比较结果信号输出到测试设备。
-
公开(公告)号：TW201705455A
公开(公告)日：2017-02-01
申请号：TW104123229
申请日：2015-07-17
发明人： 高紫雯 , KAO, TZU-WEN , 畢 嘉慧 , PITTIKOUN, SAYSAMONE , 賴郁元 , LAI, YU-YUAN , 謝孟潔 , HSIEH, MENG-CHIEH
IPC分类号： H01L27/146
CPC分类号： H01L27/14685 , H01L27/14623 , H01L27/14629 , H01L27/1463
摘要： 一種影像感測元件的光管的製造方法，包括下列步驟。提供基底。基底包括畫素區與周邊電路區。在基底中已形成有光感測區。光感測區位於畫素區中。在基底上形成介電層。在介電層中已形成有內連線結構與擋光金屬層。擋光金屬層位於內連線結構上方，且擋光金屬層具有暴露出光感測區的開口。以擋光金屬層為罩幕，移除由開口所暴露出的部分介電層，以在介電層中形成光管。
简体摘要： 一种影像传感组件的光管的制造方法，包括下列步骤。提供基底。基底包括像素区与周边电路区。在基底中已形成有光传感区。光传感区位于像素区中。在基底上形成介电层。在介电层中已形成有内连接结构与挡光金属层。挡光金属层位于内连接结构上方，且挡光金属层具有暴露出光传感区的开口。以挡光金属层为罩幕，移除由开口所暴露出的部分介电层，以在介电层中形成光管。
-
公开(公告)号：TW201834075A
公开(公告)日：2018-09-16
申请号：TW106106606
申请日：2017-03-01
发明人： 戴炘 , TAI, HSIN , 張柏成 , CHANG, PO-CHENG , 黃慧秦 , HUANG, HUI-CHIN , 竇培庭 , TOU, PEI-TING , 呂明政 , LU, MING-CHEN
IPC分类号： H01L21/329
摘要： 本發明提供一種金屬絕緣體金屬元件的製造方法，包括：於基底上依序形成第一金屬層、絕緣層及第二金屬層，以形成金屬絕緣體金屬結構；於所述第二金屬層的至少一部分上形成圖案化罩幕層；使用不含碳的蝕刻劑對未形成有所述圖案化罩幕層的所述第二金屬層及所述絕緣層進行蝕刻；以及使用包含氧化劑及金屬氧化物蝕刻劑的混合溶液對經蝕刻的所述金屬絕緣體金屬結構進行清洗，以去除殘留在所述金屬絕緣體金屬結構上的多餘聚合物。
简体摘要： 本发明提供一种金属绝缘体金属组件的制造方法，包括：于基底上依序形成第一金属层、绝缘层及第二金属层，以形成金属绝缘体金属结构；于所述第二金属层的至少一部分上形成图案化罩幕层；使用不含碳的蚀刻剂对未形成有所述图案化罩幕层的所述第二金属层及所述绝缘层进行蚀刻；以及使用包含氧化剂及金属氧化物蚀刻剂的混合溶液对经蚀刻的所述金属绝缘体金属结构进行清洗，以去除残留在所述金属绝缘体金属结构上的多余聚合物。
-
公开(公告)号：TW201833932A
公开(公告)日：2018-09-16
申请号：TW106108326
申请日：2017-03-14
发明人： 杜君毅 , TU, CHUN-YI
摘要： 一種快閃記憶體裝置，包括第一快閃記憶體單元。第一快閃記憶體單元包括第一快閃記憶體晶片與第一加熱元件。第一加熱元件設置於第一快閃記憶體晶片的一側，且位於第一快閃記憶體晶片的外部。
简体摘要： 一种闪存设备，包括第一闪存单元。第一闪存单元包括第一闪存芯片与第一加热组件。第一加热组件设置于第一闪存芯片的一侧，且位于第一闪存芯片的外部。
-
公开(公告)号：TW201832239A
公开(公告)日：2018-09-01
申请号：TW106106340
申请日：2017-02-24
发明人： 翁瑞隆 , WENG, JUI-LUNG
摘要： 非揮發性記憶體及其存取方法。非揮發性記憶體包括至少一記憶區塊。至少一記憶區塊包括多個第一記憶頁、多個第二記憶頁以及緩衝器。第一記憶頁分別對應多數條字元線，並分別包括多數個第一記憶子區塊，其中，對應第零字元線的第一記憶子區塊儲存保護圖案。第二記憶頁分別對應字元線，並分別包括多個第二記憶子區塊。緩衝器儲存保護圖案。當第一記憶子區塊的其中之一被設定為受保護記憶子區塊時，緩衝器提供保護圖案以寫入第二記憶頁中對應受保護記憶子區塊的第二記憶子區塊中以產生頁面保護資訊。
简体摘要： 非挥发性内存及其存取方法。非挥发性内存包括至少一记忆区块。至少一记忆区块包括多个第一记忆页、多个第二记忆页以及缓冲器。第一记忆页分别对应多数条字符线，并分别包括多数个第一记忆子区块，其中，对应第零字符线的第一记忆子区块存储保护图案。第二记忆页分别对应字符线，并分别包括多个第二记忆子区块。缓冲器存储保护图案。当第一记忆子区块的其中之一被设置为受保护记忆子区块时，缓冲器提供保护图案以写入第二记忆页中对应受保护记忆子区块的第二记忆子区块中以产生页面保护信息。
-
公开(公告)号：TW201830395A
公开(公告)日：2018-08-16
申请号：TW106110764
申请日：2017-03-30
发明人： 廣田彰宏 , HIROTA, AKIHIRO
IPC分类号： G11C11/4091 , G11C11/4074 , G11C11/406
摘要： 半導體記憶裝置，於通常讀出或寫入模式與自動再新模式中進行選擇動作，包括：感測放大器，自記憶元件讀出資料；第1開關元件，於第1期間，在將作為過驅動電壓的第1電源電壓連接於第1電源中間節點後，於第2期間，將作為陣列電壓的第2電源電壓連接於第1電源中間節點；第2開關元件，於感測放大器的驅動時將第4電源電壓連接於感測放大器的第2電源中間節點；第1電容器，連接於過驅動電壓且對過驅動電壓進行充電；第3開關元件，於自動再新模式時導通；及電壓產生部件，產生第3電源電壓並經由第3開關元件與第1電源電壓並聯地施加。
简体摘要： 半导体记忆设备，于通常读出或写入模式与自动再新模式中进行选择动作，包括：传感放大器，自记忆组件读出数据；第1开关组件，于第1期间，在将作为过驱动电压的第1电源电压连接于第1电源中间节点后，于第2期间，将作为数组电压的第2电源电压连接于第1电源中间节点；第2开关组件，于传感放大器的驱动时将第4电源电压连接于传感放大器的第2电源中间节点；第1电容器，连接于过驱动电压且对过驱动电压进行充电；第3开关组件，于自动再新模式时导通；及电压产生部件，产生第3电源电压并经由第3开关组件与第1电源电压并联地施加。
-
公开(公告)号：TW201816792A
公开(公告)日：2018-05-01
申请号：TW106100753
申请日：2017-01-10
发明人： 倉盛文章 , KURAMORI, BUNSHO
IPC分类号： G11C11/412 , G11C11/419
摘要： 本發明的半導體記憶裝置包括：感測放大器，連接於位元線，從記憶體元件讀出資料；第1開關元件，連接於第1電源電壓與感測放大器的第1電源中間節點之間，在感測放大器驅動時導通；第2開關元件，連接於第2電源電壓與感測放大器的第2電源中間節點之間，在感測放大器驅動時導通；以及等化器電路，使第1及第2電源中間節點等化於等化電壓，該等化電壓是第1電源中間節點的最大值與第2電源中間節點的最小值之間的半值位準，該半導體記憶裝置包括連接於位元線且基於測試信號將所述位元線的電壓控制在規定的電壓值。
简体摘要： 本发明的半导体记忆设备包括：传感放大器，连接于比特线，从内存组件读出数据；第1开关组件，连接于第1电源电压与传感放大器的第1电源中间节点之间，在传感放大器驱动时导通；第2开关组件，连接于第2电源电压与传感放大器的第2电源中间节点之间，在传感放大器驱动时导通；以及等化器电路，使第1及第2电源中间节点等化于等化电压，该等化电压是第1电源中间节点的最大值与第2电源中间节点的最小值之间的半值位准，该半导体记忆设备包括连接于比特线且基于测试信号将所述比特线的电压控制在规定的电压值。
-
-
-
-
-
-
-
-
-
搜索结果
49 条记录 (耗时 0.021 秒)
