利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

581 条记录 (耗时 0.04 秒)

    半導體裝置及其製造方法
    2.
    发明专利
    半導體裝置及其製造方法 审中-公开
    半导体设备及其制造方法

    公开(公告)号：TW201810403A

    公开(公告)日：2018-03-16

    申请号：TW106119381

    申请日：2017-06-12

    申请人： 日商瑞薩電子股份有限公司 ,  RENESAS ELECTRONICS CORPORATION

    发明人： 關川宏昭 ,  SEKIKAWA, HIROAKI

    IPC分类号： H01L21/302 ,  H01L21/67

    CPC分类号： H01L27/1464 ,  H01L27/1462 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/1463 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/14687

    摘要： 本發明之目的在於當在背面照射型的固體拍攝元件中形成貫通劃線區域的半導體基板的溝槽時，防止因為形成該溝槽的蝕刻步驟或令半導體晶片單片化的切割步驟而導致固體拍攝元件受到污染。為了達成上述目的，本發明在形成覆蓋電晶體Q1的電極的表面等的矽化物層S1時，為了防止在劃線區域1D中形成覆蓋半導體基板SB的主面的矽化物層S1，而在矽化物層S1的形成步驟之前用絶緣膜IF2覆蓋半導體基板SB的主面。

    简体摘要： 本发明之目的在于当在背面照射型的固体拍摄组件中形成贯通划线区域的半导体基板的沟槽时，防止因为形成该沟槽的蚀刻步骤或令半导体芯片单片化的切割步骤而导致固体拍摄组件受到污染。为了达成上述目的，本发明在形成覆盖晶体管Q1的电极的表面等的硅化物层S1时，为了防止在划线区域1D中形成覆盖半导体基板SB的主面的硅化物层S1，而在硅化物层S1的形成步骤之前用绝缘膜IF2覆盖半导体基板SB的主面。

    積體晶片結構及其形成方法
    4.
    发明专利
    積體晶片結構及其形成方法 审中-公开
    积体芯片结构及其形成方法

    公开(公告)号：TW201737480A

    公开(公告)日：2017-10-16

    申请号：TW106102865

    申请日：2017-01-25

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 何承穎 ,  HO, CHENG YING ,  盧彥池 ,  LU, YAN CHIH ,  洪豐基 ,  HUNG, FENG CHI ,  王俊智 ,  WANG, CHING CHUN ,  楊敦年 ,  YAUNG, DUN NIAN

    IPC分类号： H01L27/146

    CPC分类号： H01L27/14634 ,  H01L27/1462 ,  H01L27/14623 ,  H01L27/14636 ,  H01L27/14643 ,  H01L27/1469 ,  H01L2224/05 ,  H01L2224/48451

    摘要： 在本發明的某些實施例中，是關於積體晶片結構，其具有導體遮蔽結構的配置，以避免第一裸晶中的裝置製造的輻射影響第二裸晶中的影像感應元件。導體接合結構具有附有一個或多個半導體裝置的第一積體晶片裸晶以及附有影像感應元件陣列的第二積體晶片裸晶。混合接合界面區排列於第一積體晶片裸晶與第二積體晶片裸晶之間。導體接合結構排列於混合接合界面區之中，且配置為將第一積體晶片裸晶電性連接於第二積體晶片裸晶。導體遮蔽結構排列於混合接合界面區之中，且在一個或多個半導體裝置與影像感應元件陣列之間橫向延伸。

    简体摘要： 在本发明的某些实施例中，是关于积体芯片结构，其具有导体屏蔽结构的配置，以避免第一裸晶中的设备制造的辐射影响第二裸晶中的影像感应组件。导体接合结构具有附有一个或多个半导体设备的第一积体芯片裸晶以及附有影像感应组件数组的第二积体芯片裸晶。混合接合界面区排列于第一积体芯片裸晶与第二积体芯片裸晶之间。导体接合结构排列于混合接合界面区之中，且配置为将第一积体芯片裸晶电性连接于第二积体芯片裸晶。导体屏蔽结构排列于混合接合界面区之中，且在一个或多个半导体设备与影像感应组件数组之间横向延伸。

    偏壓深溝槽隔雜
    5.
    发明专利
    偏壓深溝槽隔雜 审中-公开
    偏压深沟槽隔杂

    公开(公告)号：TW201735336A

    公开(公告)日：2017-10-01

    申请号：TW106108343

    申请日：2017-03-14

    申请人： 豪威科技股份有限公司 ,  OMNIVISION TECHNOLOGIES, INC.

    发明人： 鄭 源偉 ,  ZHENG, YUANWEI ,  陳 剛 ,  CHEN, GANG ,  毛 杜立 ,  MAO, DULI ,  戴 戴森 H ,  TAI, DYSON H. ,  馬 誼 ,  MA, YI

    IPC分类号： H01L27/146 ,  H01L21/76

    CPC分类号： H01L27/1463 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14645 ,  H01L27/14689

    摘要： 本發明揭示一種影像感測器，該影像感測器包含經安置在一半導體材料中之複數個光電二極體，及經耦合至一負電壓源之一穿半導體通孔。深溝槽隔離結構係安置在該複數個光電二極體中之個別光電二極體之間，以電且光學地隔離該等個別光電二極體。該等深溝槽隔離結構包含經耦合至該穿半導體通孔之一導電材料，及經安置在該等深溝槽隔離結構之側壁上且介於該半導體材料與該導電材料之間之一介電材料。

    简体摘要： 本发明揭示一种影像传感器，该影像传感器包含经安置在一半导体材料中之复数个光电二极管，及经耦合至一负电压源之一穿半导体通孔。深沟槽隔离结构系安置在该复数个光电二极管中之个别光电二极管之间，以电且光学地隔离该等个别光电二极管。该等深沟槽隔离结构包含经耦合至该穿半导体通孔之一导电材料，及经安置在该等深沟槽隔离结构之侧壁上且介于该半导体材料与该导电材料之间之一介电材料。

    隔離的全域快門像素儲存結構
    9.
    发明专利
    隔離的全域快門像素儲存結構 审中-公开
    隔离的全域快门像素存储结构

    公开(公告)号：TW201717380A

    公开(公告)日：2017-05-16

    申请号：TW105141095

    申请日：2015-10-26

    申请人： 豪威科技股份有限公司 ,  OMNIVISION TECHNOLOGIES, INC.

    发明人： 梁 凱文 嘉凱 ,  LEUNG, KEVIN KA KEI ,  楊 大江 ,  YANG, DAJIANG

    IPC分类号： H01L27/146

    CPC分类号： H01L27/1463 ,  H01L27/14605 ,  H01L27/14609 ,  H01L27/14614 ,  H01L27/14623 ,  H01L27/14641 ,  H01L27/14643 ,  H01L27/14656 ,  H01L27/14685 ,  H01L27/14689 ,  H04N5/374 ,  H04N5/378

    摘要： 本發明揭示一種像素單元，其包含一光電二極體，該光電二極體安置於一半導體材料中以回應於引導至該光電二極體之入射光而累積影像電荷。一全域快門閘極電晶體安置於該半導體材料中且耦合至該光電二極體以選擇性地耗乏來自該光電二極體之該影像電荷。一儲存電晶體安置於該半導體材料中以儲存該影像電荷。一光學隔離結構接近於該儲存電晶體而安置於該半導體材料中以隔離該儲存電晶體之一側壁與該半導體材料中之在該儲存電晶體外側之雜散光及雜散電荷。該光學隔離結構填充有鎢。

    简体摘要： 本发明揭示一种像素单元，其包含一光电二极管，该光电二极管安置于一半导体材料中以回应于引导至该光电二极管之入射光而累积影像电荷。一全域快门闸极晶体管安置于该半导体材料中且耦合至该光电二极管以选择性地耗乏来自该光电二极管之该影像电荷。一存储晶体管安置于该半导体材料中以存储该影像电荷。一光学隔离结构接近于该存储晶体管而安置于该半导体材料中以隔离该存储晶体管之一侧壁与该半导体材料中之在该存储晶体管外侧之杂散光及杂散电荷。该光学隔离结构填充有钨。