公开(公告)号：TW452972B

公开(公告)日：2001-09-01

申请号：TW089108735

申请日：2000-05-08

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  應澤亮 ,  王銓中 ,  江文銓

IPC: H01L

Abstract: 本發明提供一種整合自動對準金屬矽化物製程於嵌入式DRAM的方法，包括於記憶體單元區之閘極電極間隙形成高密度電漿氧化層，用以保護記憶體單元區之源極/汲極，之後於輸入輸出區的基底上形成保護層，再進行自動對準金屬矽化物製程，以於記憶體單元區的閘極電極、邏輯電路區的閘極電極和源極/汲極表面同時形成金屬矽化物層。

Abstract in simplified Chinese: 本发明提供一种集成自动对准金属硅化物制程于嵌入式DRAM的方法，包括于内存单元区之闸极电极间隙形成高密度等离子氧化层，用以保护内存单元区之源极/汲极，之后于输入输出区的基底上形成保护层，再进行自动对准金属硅化物制程，以于内存单元区的闸极电极、逻辑电路区的闸极电极和源极/汲极表面同时形成金属硅化物层。

公开(公告)号：TW536788B

公开(公告)日：2003-06-11

申请号：TW091107356

申请日：2002-04-11

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  王銓中 ,  鄧凌思

IPC: H01L

Abstract: 本發明提供一種具非對稱性淡摻雜汲極結構之嵌入式靜態隨機存取記憶體的製造方法，其中記憶胞區部分的製造方法包括下列步驟。於基底上形成字元線和電極板，其中於主動區中相鄰字元線之間的區域定義為一字元線接觸區，於主動區中字元線和該電極板之間的區域定義為一儲存節點區。接著，進行淡離子摻雜步驟和口袋型離子摻雜步驟以於字元線接觸區形成一第一摻雜區。繼續進行淡離子摻雜步驟以於儲存節點區形成一第二摻雜區。於字元線和電極板兩側形成間隙壁，且其中儲存節點區之間隙壁大致密合，之後進行一離子植入製程，以於已形成第一摻雜區之字元線接觸區形成一位元線接合區。接著，於形成遮蔽層保護儲存節點區後，進行自動對準的金屬矽化物製程。

Abstract in simplified Chinese: 本发明提供一种具非对称性淡掺杂汲极结构之嵌入式静态随机存取内存的制造方法，其中记忆胞区部分的制造方法包括下列步骤。于基底上形成字符线和电极板，其中于主动区中相邻字符线之间的区域定义为一字符线接触区，于主动区中字符线和该电极板之间的区域定义为一存储节点区。接着，进行淡离子掺杂步骤和口袋型离子掺杂步骤以于字符线接触区形成一第一掺杂区。继续进行淡离子掺杂步骤以于存储节点区形成一第二掺杂区。于字符线和电极板两侧形成间隙壁，且其中存储节点区之间隙壁大致密合，之后进行一离子植入制程，以于已形成第一掺杂区之字符线接触区形成一比特线接合区。接着，于形成屏蔽层保护存储节点区后，进行自动对准的金属硅化物制程。

公开(公告)号：TW529180B

公开(公告)日：2003-04-21

申请号：TW091109387

申请日：2002-05-06

Applicant: 台灣積體電路製造股份有限公司

Inventor： 張中瑋 ,  曾國權 ,  王銓中 ,  蔣敏雄 ,  羅際興

IPC: H01L

Abstract: 一種埋入式堆疊電容器之製造方法，係在電容器單元結構中加入做為保護複晶矽層的氧化層與有機層，再利用蝕刻製程來定義電容器的下電極結構。如此一來，即可避免傷害到電容器單元中的複晶矽層，可使得做為下電極結構的複晶矽層具有平坦的表面，藉以製造出品質良好的電容器結構。

Abstract in simplified Chinese: 一种埋入式堆栈电容器之制造方法，系在电容器单元结构中加入做为保护复晶硅层的氧化层与有机层，再利用蚀刻制程来定义电容器的下电极结构。如此一来，即可避免伤害到电容器单元中的复晶硅层，可使得做为下电极结构的复晶硅层具有平坦的表面，借以制造出品质良好的电容器结构。

公开(公告)号：TW483157B

公开(公告)日：2002-04-11

申请号：TW090110534

申请日：2001-05-02

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  王銓中 ,  張中瑋

IPC: H01L

Abstract: 本發明係一種製造應用於單一電晶體靜態隨機存取記憶體之電容的形成方法。利用蝕刻淺溝渠隔離區的氧化層進行微影及蝕刻步驟而產生凹陷區域來埋入電容器的底部電極。利用頂部電極及底部電極之間隙壁可進一步防止交互連接的複晶矽與源/汲極區間的短路。本發明更利用氮矽氧化層的抗反射塗層效果及絕緣效果用以做為交互連接的複晶矽則形成於電容器的頂部電極的上端而可以進一步縮小單位記憶胞的面積。

Abstract in simplified Chinese: 本发明系一种制造应用於单一晶体管静态随机存取内存之电容的形成方法。利用蚀刻浅沟渠隔离区的氧化层进行微影及蚀刻步骤而产生凹陷区域来埋入电容器的底部电极。利用顶部电极及底部电极之间隙壁可进一步防止交互连接的复晶硅与源/汲极区间的短路。本发明更利用氮硅氧化层的抗反射涂层效果及绝缘效果用以做为交互连接的复晶硅则形成于电容器的顶部电极的上端而可以进一步缩小单位记忆胞的面积。

公开(公告)号：TW550754B

公开(公告)日：2003-09-01

申请号：TW091118464

申请日：2002-08-15

Applicant: 台灣積體電路製造股份有限公司

Inventor： 蔣敏雄 ,  張中瑋 ,  曾國權

IPC: H01L

Abstract: 一種埋入式堆疊電容器之製造方法，適用於單一電晶體之隨機存取記憶體，在基底由淺溝渠隔離結構所定義的主動區上先形成犧牲氧化矽層，再進行離子佈植，接著依序形成氮化矽層及氧化矽層，使主動區與淺溝渠隔離結構等高，再以一定義步驟，於該淺溝渠隔離結構形成一開口，形成複晶矽層共型地覆蓋主動區、開口與淺溝渠隔離結構，再形成有機層覆蓋整個基底，移除主動區及淺溝渠隔離結構上方的有機層與複晶矽層，移除有機層、氧化矽層及氮化矽層，形成介電層覆蓋複晶矽層，再形成導電層覆蓋該介電層而形成電容器。

Abstract in simplified Chinese: 一种埋入式堆栈电容器之制造方法，适用於单一晶体管之随机存取内存，在基底由浅沟渠隔离结构所定义的主动区上先形成牺牲氧化硅层，再进行离子布植，接着依序形成氮化硅层及氧化硅层，使主动区与浅沟渠隔离结构等高，再以一定义步骤，于该浅沟渠隔离结构形成一开口，形成复晶硅层共型地覆盖主动区、开口与浅沟渠隔离结构，再形成有机层覆盖整个基底，移除主动区及浅沟渠隔离结构上方的有机层与复晶硅层，移除有机层、氧化硅层及氮化硅层，形成介电层覆盖复晶硅层，再形成导电层覆盖该介电层而形成电容器。

公开(公告)号：TW503512B

公开(公告)日：2002-09-21

申请号：TW090122450

申请日：2001-09-11

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  王銓中 ,  張中瑋 ,  江文銓 ,  陳文正 ,  黃國欽

IPC: H01L

Abstract: 本發明提出一種嵌入式記憶體下埋式電容之間隙壁的製程方法，該方法包括下列步驟：提供一半導體基材，該半導體基材已形成淺溝渠隔離區於其中，該淺溝渠隔離區兩側分別鄰接一電容區及一主動區，形成n-井於該半導體基材，形成絕緣層於該淺溝渠隔離區，施以蝕刻技術於該淺溝渠隔離區之絕緣層，以於鄰接該電容區側之該淺溝渠隔離區中形成凹陷區，於該凹陷區形成一下埋式電容結構，且形成一氧化層於該下埋式電容結構上，其中該下埋式電容結構並凸出於該淺溝渠隔離區表面，而在該主動區兩側形成一側壁，於該側壁形成一第一間隙壁，於鄰接該主動區兩側之該淺溝渠隔離區表面，形成一鄰接於該第一間隙壁之第二間隙壁，以及該第二間隙壁的材料跟該淺溝渠隔離區的絕緣層材料，為同質性的材料。

Abstract in simplified Chinese: 本发明提出一种嵌入式内存下埋式电容之间隙壁的制程方法，该方法包括下列步骤：提供一半导体基材，该半导体基材已形成浅沟渠隔离区于其中，该浅沟渠隔离区两侧分别邻接一电容区及一主动区，形成n-井于该半导体基材，形成绝缘层于该浅沟渠隔离区，施以蚀刻技术于该浅沟渠隔离区之绝缘层，以于邻接该电容区侧之该浅沟渠隔离区中形成凹陷区，于该凹陷区形成一下埋式电容结构，且形成一氧化层于该下埋式电容结构上，其中该下埋式电容结构并凸出于该浅沟渠隔离区表面，而在该主动区两侧形成一侧壁，于该侧壁形成一第一间隙壁，于邻接该主动区两侧之该浅沟渠隔离区表面，形成一邻接于该第一间隙壁之第二间隙壁，以及该第二间隙壁的材料跟该浅沟渠隔离区的绝缘层材料，为同质性的材料。

公开(公告)号：TW475260B

公开(公告)日：2002-02-01

申请号：TW089128066

申请日：2000-12-27

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  應澤亮 ,  蔣敏雄 ,  曾曉暉 ,  張中瑋

IPC: H01L

Abstract: 一種電容在位元線下方CUB之DRAM製程中特別是皇冠形電容之間位元線接觸區之形成方法，至少包含以下步驟：首先供一半導體基板，基板已形成電晶體結構與皇冠狀電容(crown capacitor)結構，電容結構分別形成於連接電晶體汲極之插塞上，此外並有連接上述複數個電晶體之源極之插塞，上述結構並形成於第一介電層中，此外，皇冠狀電容結構並突出於該第一介電層之上，頂部電極並延伸至皇冠狀電容外而以帽簷相連接，接著，形成光阻圖案於該頂部電極上，再以蝕刻切斷構帽簷之連接；之後施以以濕式蝕刻，以蝕刻該光阻下的帽簷部分之頂部電極，以電容介電層為停止層；隨後再去光阻圖案；形成第二介電層，及以微影及蝕刻技術，完成位元線接觸洞之製作。

Abstract in simplified Chinese: 一种电容在比特线下方CUB之DRAM制程中特别是皇冠形电容之间比特线接触区之形成方法，至少包含以下步骤：首先供一半导体基板，基板已形成晶体管结构与皇冠状电容(crown capacitor)结构，电容结构分别形成于连接晶体管汲极之插塞上，此外并有连接上述复数个晶体管之源极之插塞，上述结构并形成于第一介电层中，此外，皇冠状电容结构并突出于该第一介电层之上，顶部电极并延伸至皇冠状电容外而以帽檐相连接，接着，形成光阻图案于该顶部电极上，再以蚀刻切断构帽檐之连接；之后施以以湿式蚀刻，以蚀刻该光阻下的帽檐部分之顶部电极，以电容介电层为停止层；随后再去光阻图案；形成第二介电层，及以微影及蚀刻技术，完成比特线接触洞之制作。

公开(公告)号：TW441035B

公开(公告)日：2001-06-16

申请号：TW089105997

申请日：2000-03-31

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  應澤亮 ,  江文銓 ,  蔣敏雄

IPC: H01L

Abstract: 本發明包含蝕刻第一介電層以形成穿孔於其中，接續沈積矽材質於穿孔之表面，以化學機械研磨磨平,剩下穿孔中之矽材質，然後以之後形成光阻圖案以保護預定之記憶胞極板介電層區域，蝕刻未被光阻圖案保護之第一介電層,再去除光阻圖案，下一步驟為形成電容介電層於矽材質之表面,形成複晶矽層覆蓋電容介電層，接著,形成第二介電層於複晶矽層之表面，一光阻塗佈於複晶矽層之上,蝕刻部分之光阻用以暴露位於複晶矽層上表面之第二介電層,接著去除被暴露之第二介電層，氧化複晶矽上表面以形成氧化物層於其上，非等向性蝕刻第二介電層以及複晶矽層以定義電容，第三介電層形成以覆蓋電容，形成位元線接觸穿孔以及記憶胞極板穿孔於第三介電層之中，導電圖案形成於第三介電層之上且對準於該位元線接觸穿孔及記憶胞極板穿孔。

Abstract in simplified Chinese: 本发明包含蚀刻第一介电层以形成穿孔于其中，接续沉积硅材质于穿孔之表面，以化学机械研磨磨平,剩下穿孔中之硅材质，然后以之后形成光阻图案以保护预定之记忆胞极板介电层区域，蚀刻未被光阻图案保护之第一介电层,再去除光阻图案，下一步骤为形成电容介电层于硅材质之表面,形成复晶硅层覆盖电容介电层，接着,形成第二介电层于复晶硅层之表面，一光阻涂布于复晶硅层之上,蚀刻部分之光阻用以暴露位于复晶硅层上表面之第二介电层,接着去除被暴露之第二介电层，氧化复晶硅上表面以形成氧化物层于其上，非等向性蚀刻第二介电层以及复晶硅层以定义电容，第三介电层形成以覆盖电容，形成比特线接触穿孔以及记忆胞极板穿孔于第三介电层之中，导电图案形成于第三介电层之上且对准于该比特线接触穿孔及记忆胞极板穿孔。

公开(公告)号：TW506081B

公开(公告)日：2002-10-11

申请号：TW090123297

申请日：2001-09-21

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  王銓中 ,  張中瑋

IPC: H01L

Abstract: 本發明提供一種嵌入式記憶體的製造方法，其係於基底中形成淺溝槽隔離結構以定出主動區後，先進行電容器的製程，再進行邏輯元件的製程。在電容器的製程方面，係於基底中形成開口後，於開口之基底表面形成襯氧化層，進行自我對準缺乏型啟始電壓摻雜製程，以於開口周圍之基底中形成下電極摻雜區，再將襯氧化層剝除。之後，於基底中形成井區，並於基底表面形成通道區。接著，於開口和基底表面依序形成電容器介電層、導電層和抗反射層，並進行微影蝕刻，使導電層轉為上電極。繼續進行邏輯元件的製程，於基底上形成閘極絕緣層，於閘極絕緣層上和開口處形成閘極，並於閘極兩側基底中形成源極/汲極。

Abstract in simplified Chinese: 本发明提供一种嵌入式内存的制造方法，其系于基底中形成浅沟槽隔离结构以定出主动区后，雪铁龙行电容器的制程，再进行逻辑组件的制程。在电容器的制程方面，系于基底中形成开口后，于开口之基底表面形成衬氧化层，进行自我对准缺乏型启始电压掺杂制程，以于开口周围之基底中形成下电极掺杂区，再将衬氧化层剥除。之后，于基底中形成井区，并于基底表面形成信道区。接着，于开口和基底表面依序形成电容器介电层、导电层和抗反射层，并进行微影蚀刻，使导电层转为上电极。继续进行逻辑组件的制程，于基底上形成闸极绝缘层，于闸极绝缘层上和开口处形成闸极，并于闸极两侧基底中形成源极/汲极。

公开(公告)号：TW475221B

公开(公告)日：2002-02-01

申请号：TW089119220

申请日：2000-09-19

Applicant: 台灣積體電路製造股份有限公司

Inventor： 傅竹韻 ,  曾國權

IPC: H01L

Abstract: 本發明提供一種絕緣平坦化層的形成方法，適用於高密度電漿化學氣相沈積機台，此機台具有一反應室、提供沈積反應氣體之複數個噴嘴、頂部射頻電源供應裝置、側邊射頻電源供應裝置，上述絕緣層平坦化層的形成方法為首先，提供一半導體晶圓。然後，將上述半導體晶圓移至該反應室；接著，由該等複數個噴嘴供給裝置供給反應氣體，以在上述半導體晶圓表面形成一大於6000埃的絕緣平坦化層，此時上述側邊射頻電源供應裝置採用1500～3000W的電力。根據本發明的形成方法，可大幅地減輕因電漿引起的元件損傷。另外，本發明亦可藉由降低絕緣平坦化層的厚度，而達到減輕元件損傷的效果。

Abstract in simplified Chinese: 本发明提供一种绝缘平坦化层的形成方法，适用于高密度等离子化学气相沉积机台，此机台具有一反应室、提供沉积反应气体之复数个喷嘴、顶部射频电源供应设备、侧边射频电源供应设备，上述绝缘层平坦化层的形成方法为首先，提供一半导体晶圆。然后，将上述半导体晶圆移至该反应室；接着，由该等复数个喷嘴供给设备供给反应气体，以在上述半导体晶圆表面形成一大于6000埃的绝缘平坦化层，此时上述侧边射频电源供应设备采用1500～3000W的电力。根据本发明的形成方法，可大幅地减轻因等离子引起的组件损伤。另外，本发明亦可借由降低绝缘平坦化层的厚度，而达到减轻组件损伤的效果。