-
公开(公告)号：TW201729408A
公开(公告)日：2017-08-16
申请号：TW105139138
申请日：2016-11-28
Inventor： 許慈軒 , HSU, TZU-HSUAN , 王俊智 , WANG, CHING-CHUN , 曾建賢 , TSENG, CHIEN-HSIEN , 王銓中 , WANG, CHEN-JONG , 洪豐基 , HUNG, FENG-CHI , 許文義 , HSU, WEN-I
IPC: H01L27/146
CPC classification number: H01L27/1463 , H01L27/14621 , H01L27/14623 , H01L27/14636 , H01L27/1464 , H01L27/14643 , H01L27/14645 , H01L27/14647 , H01L27/14678 , H01L27/14685 , H01L27/14687
Abstract: 提供一種用於偏壓背側深溝槽隔離(BDTI)及/或偏壓背側屏蔽之背側照明式(BSI)影像感測器。一光偵測器經配置於一半導體基板中、橫向毗鄰於該半導體基板中之一周邊開口。一互連結構經配置於該半導體基板下方。一墊結構經配置於該周邊開口中，且穿過該周邊開口之一下部表面突出至該互連結構。一導電層電經耦合至該墊結構，且自該墊結構上方朝向該光偵測器橫向延伸。亦提供一種用於製造該BSI影像感測器之方法。
Abstract in simplified Chinese: 提供一种用于偏压背侧深沟槽隔离(BDTI)及/或偏压背侧屏蔽之背侧照明式(BSI)影像传感器。一光侦测器经配置于一半导体基板中、横向毗邻于该半导体基板中之一周边开口。一互链接构经配置于该半导体基板下方。一垫结构经配置于该周边开口中，且穿过该周边开口之一下部表面突出至该互链接构。一导电层电经耦合至该垫结构，且自该垫结构上方朝向该光侦测器横向延伸。亦提供一种用于制造该BSI影像传感器之方法。
-
公开(公告)号：TWI580019B
公开(公告)日：2017-04-21
申请号：TW104129609
申请日：2015-09-08
Inventor： 克爾尼斯基 亞歷山大 , KALNITSKY, ALEXANDER , 施俊吉 , SZE, JHY JYI , 楊敦年 , YAUNG, DUN NIAN , 王銓中 , WANG, CHEN JONG , 黃益民 , HUANG, YIMIN , 山下雄一郎 , YAMASHITA, YUICHIRO
IPC: H01L27/146
CPC classification number: H01L27/1463 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/1464 , H01L27/14689
-
公开(公告)号：TWI543340B
公开(公告)日：2016-07-21
申请号：TW103111648
申请日：2014-03-28
Inventor： 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG , 蔡嘉雄 , TSAI, CHIA SHIUNG , 陳曉萌 , CHEN, XIAOMENG , 王銓中 , WANG, CHEN JONG
IPC: H01L27/115 , H01L23/52
CPC classification number: H01L27/10894 , H01L21/76877 , H01L27/10814 , H01L27/1085 , H01L27/10897 , H01L28/90
-
公开(公告)号：TW536788B
公开(公告)日：2003-06-11
申请号：TW091107356
申请日：2002-04-11
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明提供一種具非對稱性淡摻雜汲極結構之嵌入式靜態隨機存取記憶體的製造方法，其中記憶胞區部分的製造方法包括下列步驟。於基底上形成字元線和電極板，其中於主動區中相鄰字元線之間的區域定義為一字元線接觸區，於主動區中字元線和該電極板之間的區域定義為一儲存節點區。接著，進行淡離子摻雜步驟和口袋型離子摻雜步驟以於字元線接觸區形成一第一摻雜區。繼續進行淡離子摻雜步驟以於儲存節點區形成一第二摻雜區。於字元線和電極板兩側形成間隙壁，且其中儲存節點區之間隙壁大致密合，之後進行一離子植入製程，以於已形成第一摻雜區之字元線接觸區形成一位元線接合區。接著，於形成遮蔽層保護儲存節點區後，進行自動對準的金屬矽化物製程。
Abstract in simplified Chinese: 本发明提供一种具非对称性淡掺杂汲极结构之嵌入式静态随机存取内存的制造方法，其中记忆胞区部分的制造方法包括下列步骤。于基底上形成字符线和电极板，其中于主动区中相邻字符线之间的区域定义为一字符线接触区，于主动区中字符线和该电极板之间的区域定义为一存储节点区。接着，进行淡离子掺杂步骤和口袋型离子掺杂步骤以于字符线接触区形成一第一掺杂区。继续进行淡离子掺杂步骤以于存储节点区形成一第二掺杂区。于字符线和电极板两侧形成间隙壁，且其中存储节点区之间隙壁大致密合，之后进行一离子植入制程，以于已形成第一掺杂区之字符线接触区形成一比特线接合区。接着，于形成屏蔽层保护存储节点区后，进行自动对准的金属硅化物制程。
-
公开(公告)号：TW457705B
公开(公告)日：2001-10-01
申请号：TW089106945
申请日：2000-04-14
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明包含形成第一絕緣層於晶圓上以及形成第一穿孔於第一絕緣層中，下一步驟為形成第一複晶矽層於穿孔表面，接著去除第一絕緣層以形成電容之第一電極，第一介電層形成於晶圓以及第一電極之表面，第二複晶矽層接續形成於第一介電層之上，蝕刻第二複晶矽層、第一介電層以同時定義電晶體閘極以及電容之第二電極，所被蝕刻之第一介電層可作為該閘極之介電膜以及該電容之介電膜，分別形成電晶體之輕微摻雜汲極、間隙壁、汲極與源極,第二絕緣層之後形成於晶圓上，形成第二穿孔於該第二絕緣層中及形成導電材質於第二穿孔中。
Abstract in simplified Chinese: 本发明包含形成第一绝缘层于晶圆上以及形成第一穿孔于第一绝缘层中，下一步骤为形成第一复晶硅层于穿孔表面，接着去除第一绝缘层以形成电容之第一电极，第一介电层形成于晶圆以及第一电极之表面，第二复晶硅层接续形成于第一介电层之上，蚀刻第二复晶硅层、第一介电层以同时定义晶体管闸极以及电容之第二电极，所被蚀刻之第一介电层可作为该闸极之介电膜以及该电容之介电膜，分别形成晶体管之轻微掺杂汲极、间隙壁、汲极与源极,第二绝缘层之后形成于晶圆上，形成第二穿孔于该第二绝缘层中及形成导电材质于第二穿孔中。
-
Patent Agency Ranking
公开(公告)号：TW423150B
公开(公告)日：2001-02-21
申请号：TW088113226
申请日：1999-08-03
Applicant: 台灣積體電路製造股份有限公司
Inventor： 王銓中
IPC: H01L
Abstract: 本發明提供一種含有混合模式電容器之嵌入式動態隨機存取記憶體元件的製造方法，其步驟為，依序形成第l氧化層以及第l複晶矽層於半導體基底表面，然後，去除上述記憶體單元區域之第l氧化層以及第l複晶矽層。接著，在殘留的第l複晶矽層的局部摻入離子，再形成第2氧化層，以當作上述記憶體單元區域之閘極氧化層以及該混合模式電容器之介電質層，然後，全面性地沈積第2複晶矽層。其次，選擇性蝕刻上述第2複晶矽層，用以在上述記憶體單元區域形成閘電極，並且在上述邏輯電路區域形成混合模式電容器之上電極。緊接著，選擇性蝕刻上述邏輯電路區域之第2氧化層與第l複晶矽層，用以形成形成混合模式電容器之下電極以及上述邏輯電路區域的閘電極。
Abstract in simplified Chinese: 本发明提供一种含有混合模式电容器之嵌入式动态随机存取内存组件的制造方法，其步骤为，依序形成第l氧化层以及第l复晶硅层于半导体基底表面，然后，去除上述内存单元区域之第l氧化层以及第l复晶硅层。接着，在残留的第l复晶硅层的局部掺入离子，再形成第2氧化层，以当作上述内存单元区域之闸极氧化层以及该混合模式电容器之介电质层，然后，全面性地沉积第2复晶硅层。其次，选择性蚀刻上述第2复晶硅层，用以在上述内存单元区域形成闸电极，并且在上述逻辑电路区域形成混合模式电容器之上电极。紧接着，选择性蚀刻上述逻辑电路区域之第2氧化层与第l复晶硅层，用以形成形成混合模式电容器之下电极以及上述逻辑电路区域的闸电极。
-
公开(公告)号：TW373327B
公开(公告)日：1999-11-01
申请号：TW087111003
申请日：1998-07-07
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明揭示一種電容器下層電極之製程，其步驟包括：提供一基底；形成一具特定形狀之第一複晶矽層於該基底之下層電極預定處；形成一矽化鎢層於該複晶矽層上；施一熱氧化處理，使得部份位在表面的矽化鎢產生氧化反應，而形成一表面糙糙的氧化層；蝕刻去除該矽化鎢層表面粗糙的氧化層，形成一表面粗糙的矽化鎢層；形成一第二複晶矽層適順性地覆蓋於該表面粗糙的矽化鎢層上；以及施一平坦化處理，完成一由第一複晶矽層/表面粗糙的矽化鎢層/第二複晶矽層所構成之下層電極。
Abstract in simplified Chinese: 本发明揭示一种电容器下层电极之制程，其步骤包括：提供一基底；形成一具特定形状之第一复晶硅层于该基底之下层电极预定处；形成一硅化钨层于该复晶硅层上；施一热氧化处理，使得部份位在表面的硅化钨产生氧化反应，而形成一表面糙糙的氧化层；蚀刻去除该硅化钨层表面粗糙的氧化层，形成一表面粗糙的硅化钨层；形成一第二复晶硅层适顺性地覆盖于该表面粗糙的硅化钨层上；以及施一平坦化处理，完成一由第一复晶硅层/表面粗糙的硅化钨层/第二复晶硅层所构成之下层电极。
-
公开(公告)号：TW365045B
公开(公告)日：1999-07-21
申请号：TW085106430
申请日：1996-05-30
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明係關於一種不同閘極氧化層厚度之形成方法，尤指一種可在同一晶片之不同區域形成不同閘極氧化層厚度之方法，藉以使半導體裝置可達到較佳特性者，例如記憶體方面使用較厚之閘極氧化層時，則可符合高電壓規格要求，而記憶體控制邏輯方面，於使用較薄閘極氧化層時，可較高速之特性，因此，於不同區域形成不同閘極氧化層厚度即為提昇元件性能之必然趨勢，而本發明即為一種可在製程中形成不同閘極氧化層厚度之方法，此方法主要為改變複晶矽之製程，在形成第一複晶矽層後，經光罩定義而去除特定位置之複晶矽層及閘極氧化層後，再經另一閘極氧化層成長及沈積第二複晶矽層之步驟，最後再以光罩定義方式去除覆蓋在第一複晶矽上方之第二複晶矽，如此，即可在晶片不同區域形成不同閘極氧化層厚度者。
Abstract in simplified Chinese: 本发明系关于一种不同闸极氧化层厚度之形成方法，尤指一种可在同一芯片之不同区域形成不同闸极氧化层厚度之方法，借以使半导体设备可达到较佳特性者，例如内存方面使用较厚之闸极氧化层时，则可符合高电压规格要求，而内存控制逻辑方面，于使用较薄闸极氧化层时，可较高速之特性，因此，于不同区域形成不同闸极氧化层厚度即为提升组件性能之必然趋势，而本发明即为一种可在制程中形成不同闸极氧化层厚度之方法，此方法主要为改变复晶硅之制程，在形成第一复晶硅层后，经光罩定义而去除特定位置之复晶硅层及闸极氧化层后，再经另一闸极氧化层成长及沉积第二复晶硅层之步骤，最后再以光罩定义方式去除覆盖在第一复晶硅上方之第二复晶硅，如此，即可在芯片不同区域形成不同闸极氧化层厚度者。
-
公开(公告)号：TW201521183A
公开(公告)日：2015-06-01
申请号：TW103111648
申请日：2014-03-28
Inventor： 徐晨祐 , HSU, CHERN YOW , 劉世昌 , LIU, SHIH CHANG , 蔡嘉雄 , TSAI, CHIA SHIUNG , 陳曉萌 , CHEN, XIAOMENG , 王銓中 , WANG, CHEN JONG
IPC: H01L27/115 , H01L23/52
CPC classification number: H01L27/10894 , H01L21/76877 , H01L27/10814 , H01L27/1085 , H01L27/10897 , H01L28/90
Abstract: 一種半導體裝置包括一邏輯區與一記憶體區。該記憶體區具有包括一半導體元件之一主動區。該記憶體區亦具有位於該主動區上之一或多個介電層內之一電容器，其中該電容器係位於該半導體元件之上。該半導體裝置亦包括位於至少該邏輯區與該記憶體區其中之一內之一保護環，且該保護環分隔了該邏輯區與該記憶體區。該電容器具有一第一電極、一第二電極與位於該第一電極與該第二電極之間之一絕緣層，其中該第一電極大體大於該電容器之其他部分。
Abstract in simplified Chinese: 一种半导体设备包括一逻辑区与一内存区。该内存区具有包括一半导体组件之一主动区。该内存区亦具有位于该主动区上之一或多个介电层内之一电容器，其中该电容器系位于该半导体组件之上。该半导体设备亦包括位于至少该逻辑区与该内存区其中之一内之一保护环，且该保护环分隔了该逻辑区与该内存区。该电容器具有一第一电极、一第二电极与位于该第一电极与该第二电极之间之一绝缘层，其中该第一电极大体大于该电容器之其他部分。
-
公开(公告)号：TW201417227A
公开(公告)日：2014-05-01
申请号：TW102134695
申请日：2013-09-26
Inventor： 劉丙寅 , LIU, PING YIN , 陳思瑩 , CHEN, SZU YING , 王銓中 , WANG, CHEN JONG , 黃志輝 , HUANG, CHIH HUI , 黃信華 , HUANG, XIN HUA , 趙蘭璘 , CHAO, LAN LIN , 杜友倫 , TU, YEUR LUEN , 蔡嘉雄 , TSAI, CHIA SHIUNG , 陳曉萌 , CHEN, XIAOMENG
CPC classification number: H01L24/03 , H01L21/76831 , H01L21/76834 , H01L23/53238 , H01L23/53295 , H01L24/05 , H01L24/08 , H01L24/80 , H01L25/0657 , H01L25/50 , H01L2224/0345 , H01L2224/0346 , H01L2224/0347 , H01L2224/0348 , H01L2224/0361 , H01L2224/03616 , H01L2224/05026 , H01L2224/0508 , H01L2224/05147 , H01L2224/05187 , H01L2224/05547 , H01L2224/05553 , H01L2224/05564 , H01L2224/05571 , H01L2224/05576 , H01L2224/05578 , H01L2224/05647 , H01L2224/05687 , H01L2224/08121 , H01L2224/08147 , H01L2224/80121 , H01L2224/80203 , H01L2225/06513 , H01L2924/00014 , H01L2924/04941 , H01L2924/04953 , H01L2924/05032 , H01L2924/0504 , H01L2924/05442 , H01L2924/00012 , H01L2924/05042 , H01L2924/059 , H01L2224/05552
Abstract: 本發明實施例之擴散阻障層係提供形成一銅擴散阻障層的機制，以避免因晶圓混成接合造成元件衰退。擴散阻障層係包圍用於混成接合製程的含銅導電墊。擴散阻障層可位於兩個接合晶片的其中之一上或位於兩個接合晶片上。
Abstract in simplified Chinese: 本发明实施例之扩散阻障层系提供形成一铜扩散阻障层的机制，以避免因晶圆混成接合造成组件衰退。扩散阻障层系包围用于混成接合制程的含铜导电垫。扩散阻障层可位于两个接合芯片的其中之一上或位于两个接合芯片上。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.031 seconds)
