-
公开(公告)号：TW503512B
公开(公告)日：2002-09-21
申请号：TW090122450
申请日：2001-09-11
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明提出一種嵌入式記憶體下埋式電容之間隙壁的製程方法，該方法包括下列步驟：提供一半導體基材，該半導體基材已形成淺溝渠隔離區於其中，該淺溝渠隔離區兩側分別鄰接一電容區及一主動區，形成n-井於該半導體基材，形成絕緣層於該淺溝渠隔離區，施以蝕刻技術於該淺溝渠隔離區之絕緣層，以於鄰接該電容區側之該淺溝渠隔離區中形成凹陷區，於該凹陷區形成一下埋式電容結構，且形成一氧化層於該下埋式電容結構上，其中該下埋式電容結構並凸出於該淺溝渠隔離區表面，而在該主動區兩側形成一側壁，於該側壁形成一第一間隙壁，於鄰接該主動區兩側之該淺溝渠隔離區表面，形成一鄰接於該第一間隙壁之第二間隙壁，以及該第二間隙壁的材料跟該淺溝渠隔離區的絕緣層材料，為同質性的材料。
Abstract in simplified Chinese: 本发明提出一种嵌入式内存下埋式电容之间隙壁的制程方法，该方法包括下列步骤：提供一半导体基材，该半导体基材已形成浅沟渠隔离区于其中，该浅沟渠隔离区两侧分别邻接一电容区及一主动区，形成n-井于该半导体基材，形成绝缘层于该浅沟渠隔离区，施以蚀刻技术于该浅沟渠隔离区之绝缘层，以于邻接该电容区侧之该浅沟渠隔离区中形成凹陷区，于该凹陷区形成一下埋式电容结构，且形成一氧化层于该下埋式电容结构上，其中该下埋式电容结构并凸出于该浅沟渠隔离区表面，而在该主动区两侧形成一侧壁，于该侧壁形成一第一间隙壁，于邻接该主动区两侧之该浅沟渠隔离区表面，形成一邻接于该第一间隙壁之第二间隙壁，以及该第二间隙壁的材料跟该浅沟渠隔离区的绝缘层材料，为同质性的材料。
-
Patent Agency Ranking
公开(公告)号：TWI653480B
公开(公告)日：2019-03-11
申请号：TW106142881
申请日：2017-12-07
Inventor： 黃松輝 , HUANG, SUNG-HUI , 賴瑞協 , LAI, JUI-HSIEH , 黃天佑 , HUANG, TIEN-YU , 陳文正 , CHEN, WEN-CHENG , 林于順 , LIN, YU-SHUN
-
公开(公告)号：TW463325B
公开(公告)日：2001-11-11
申请号：TW089119404
申请日：2000-09-20
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 一種嵌入式動態隨機存取記憶體接觸區之預處理方法。本發明係在DRAM區定義字語線(word line)的硬式罩幕時，將記憶胞縫區(stitch area)之硬式罩幕及周邊區之氮化矽層，一併去除；接著，以光阻圖案定義周邊區閘極並將記憶胞縫區覆蓋成狗骨頭狀，以形成硬式罩幕，之後，在光阻圖案去除後，再利用字語線的硬式罩幕及周邊區的硬式罩幕去除DRAM區的摻雜第一複晶矽層，以形成 DRAM區字語線、周邊區閘極，同時狗骨頭狀記憶胞縫區的接觸洞也完成，由於以上DRAM接觸區之預處理係將DRAM縫區形成沒有厚的氮化矽層之硬式罩幕，因此形成接觸洞時可以更容易蝕刻處理。
Abstract in simplified Chinese: 一种嵌入式动态随机存取内存接触区之预处理方法。本发明系在DRAM区定义字语线(word line)的硬式罩幕时，将记忆胞缝区(stitch area)之硬式罩幕及周边区之氮化硅层，一并去除；接着，以光阻图案定义周边区闸极并将记忆胞缝区覆盖成狗骨头状，以形成硬式罩幕，之后，在光阻图案去除后，再利用字语线的硬式罩幕及周边区的硬式罩幕去除DRAM区的掺杂第一复晶硅层，以形成 DRAM区字语线、周边区闸极，同时狗骨头状记忆胞缝区的接触洞也完成，由于以上DRAM接触区之预处理系将DRAM缝区形成没有厚的氮化硅层之硬式罩幕，因此形成接触洞时可以更容易蚀刻处理。
-
公开(公告)号：TWI434406B
公开(公告)日：2014-04-11
申请号：TW100137467
申请日：2011-10-17
Inventor： 劉明德 , LIU, MING TE , 江典蔚 , CHIANG, TIEN WEI , 高雅嫃 , KAO, YA CHEN , 陳文正 , CHEN, WEN CHENG
CPC classification number: H01L43/12 , G11C11/161 , H01L43/08
-
公开(公告)号：TW201304131A
公开(公告)日：2013-01-16
申请号：TW100137467
申请日：2011-10-17
Inventor： 劉明德 , LIU, MING TE , 江典蔚 , CHIANG, TIEN WEI , 高雅嫃 , KAO, YA CHEN , 陳文正 , CHEN, WEN CHENG
CPC classification number: H01L43/12 , G11C11/161 , H01L43/08
Abstract: 本發明提供一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)；一頂電極(top electrode)置於上述磁性隧道接面之上；一底電極置於上述磁性隧道接面之下；以及一感應線路(induction line)置於上述磁性隧道接面的一側，其中上述感應線路係用來誘發一位於上述磁性隧道接面的垂直磁場。本發明亦提供製造上述磁阻隨機存取記憶體單元的方法。
Abstract in simplified Chinese: 本发明提供一种磁阻随机存取内存单元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)；一顶电极(top electrode)置于上述磁性隧道接面之上；一底电极置于上述磁性隧道接面之下；以及一感应线路(induction line)置于上述磁性隧道接面的一侧，其中上述感应线路系用来诱发一位于上述磁性隧道接面的垂直磁场。本发明亦提供制造上述磁阻随机存取内存单元的方法。
-
公开(公告)号：TW498499B
公开(公告)日：2002-08-11
申请号：TW090119987
申请日：2001-08-15
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 一種單電晶體隨機存取記憶體之埋入式堆疊電容器底部電極形成方法，其包括了下列步驟：先依序形成墊氧化層、第一氮化層於一半導體基底上。再除去部份墊氧化層、第一氮化層及半導體基底，以形成溝渠於半導體基底中。然後沈積溝渠填充材質於溝渠之中及第一氮化層之上。接著化學機械研磨溝渠填充材質直至第一氮化層全部暴露出來為止。隨後形成電容節點氧化層於第一氮化層以及淺溝渠式隔離區域上。然後形成第一光阻圖案於電容節點氧化層上，以定義埋入式堆疊電容器區域。接著以第一光阻圖案為罩幕及第一氮化層為硬罩幕，施以自對準蝕刻製程，以移除裸露之電容節點氧化層及淺溝渠式隔離區域之氧化層。然後回蝕與凹陷區鄰近的第一氮化層之正下方的部份墊氧化層、位於第一光阻圖案之正下方的部份電容節點氧化層。再去除第一光阻圖案。然後回蝕與凹陷區鄰近的部份第一氮化層，以暴露出與凹陷區鄰近的部份半導體基底。隨後對暴露出來的半導體基底進行離子佈植，以形成一離子摻雜區。接著形成一第一複晶矽層於半導體基底之上。然後對第一複晶矽層進行離子佈植，而形成第一摻雜複晶矽層。接著依序形成第二氮化層、氧化層於第一摻雜複晶矽層之上。然後施以化學機械研磨製程，以除去部份氧化層、第二氮化層、第一摻雜複晶矽層及電容節點氧化層，直至暴露出第一氮化層以及部份淺溝渠式隔離區域為止。
Abstract in simplified Chinese: 一种单晶体管随机存取内存之埋入式堆栈电容器底部电极形成方法，其包括了下列步骤：先依序形成垫氧化层、第一氮化层于一半导体基底上。再除去部份垫氧化层、第一氮化层及半导体基底，以形成沟渠于半导体基底中。然后沉积沟渠填充材质于沟渠之中及第一氮化层之上。接着化学机械研磨沟渠填充材质直至第一氮化层全部暴露出来为止。随后形成电容节点氧化层于第一氮化层以及浅沟渠式隔离区域上。然后形成第一光阻图案于电容节点氧化层上，以定义埋入式堆栈电容器区域。接着以第一光阻图案为罩幕及第一氮化层为硬罩幕，施以自对准蚀刻制程，以移除裸露之电容节点氧化层及浅沟渠式隔离区域之氧化层。然后回蚀与凹陷区邻近的第一氮化层之正下方的部份垫氧化层、位于第一光阻图案之正下方的部份电容节点氧化层。再去除第一光阻图案。然后回蚀与凹陷区邻近的部份第一氮化层，以暴露出与凹陷区邻近的部份半导体基底。随后对暴露出来的半导体基底进行离子布植，以形成一离子掺杂区。接着形成一第一复晶硅层于半导体基底之上。然后对第一复晶硅层进行离子布植，而形成第一掺杂复晶硅层。接着依序形成第二氮化层、氧化层于第一掺杂复晶硅层之上。然后施以化学机械研磨制程，以除去部份氧化层、第二氮化层、第一掺杂复晶硅层及电容节点氧化层，直至暴露出第一氮化层以及部份浅沟渠式隔离区域为止。
-
-
-
-
-
Search Results
6
records
(took 0.014 seconds)
