公开(公告)号：TWI536435B

公开(公告)日：2016-06-01

申请号：TW103125721

申请日：2014-07-28

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 張任遠 ,  CHANG, JENYUAN ,  賴佳平 ,  LAI, CHIAPING

IPC: H01L21/28 ,  H01L27/115

CPC classification number: H01L27/1157 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/42344 ,  H01L29/4916 ,  H01L29/66833 ,  H01L29/792

公开(公告)号：TW201523709A

公开(公告)日：2015-06-16

申请号：TW103125721

申请日：2014-07-28

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 張任遠 ,  CHANG, JENYUAN ,  賴佳平 ,  LAI, CHIAPING

IPC: H01L21/28 ,  H01L27/115

CPC classification number: H01L27/1157 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/42344 ,  H01L29/4916 ,  H01L29/66833 ,  H01L29/792

Abstract: 一種製作閃存半導體元件的方法，包含提供半導體基材，半導體基材具有儲存單元陣列區域以及分流區域相鄰於儲存單元陣列區域。形成控制閘極於儲存單元陣列區域以及分流區域上。沉積介電薄膜層疊覆蓋控制閘極以及半導體基材。沉積導電膜覆蓋介電薄膜層疊。形成二凹陷分別對應位於分流區域上之控制閘極的兩側。圖案化導電膜以形成二側壁儲存閘電極以及頂部儲存閘電極。移除位於儲存單元陣列區域之一側側壁儲存閘電極。移除由側壁儲存閘電極以及頂部儲存閘電極暴露出來的介電薄膜層疊。

Abstract in simplified Chinese: 一种制作闪存半导体组件的方法，包含提供半导体基材，半导体基材具有存储单元数组区域以及分流区域相邻于存储单元数组区域。形成控制闸极于存储单元数组区域以及分流区域上。沉积介电薄膜层叠覆盖控制闸极以及半导体基材。沉积导电膜覆盖介电薄膜层叠。形成二凹陷分别对应位于分流区域上之控制闸极的两侧。图案化导电膜以形成二侧壁存储闸电极以及顶部存储闸电极。移除位于存储单元数组区域之一侧侧壁存储闸电极。移除由侧壁存储闸电极以及顶部存储闸电极暴露出来的介电薄膜层叠。