公开(公告)号：TW202022927A

公开(公告)日：2020-06-16

申请号：TW108143252

申请日：2019-11-27

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蕭志民 ,  HSIAO, CHIH MIN ,  賴志明 ,  LAI, CHIH MING ,  賴建文 ,  LAI, CHIEN WEN ,  張雅惠 ,  CHANG, YA HUI ,  劉如淦 ,  LIU, RU GUN

IPC: H01L21/027

Abstract: 一種用於製造半導體元件之方法包括在絕緣層之上部表面上沉積硬遮罩層。蝕刻硬遮罩層以在硬遮罩層中形成開口。經由開口在絕緣層中形成通孔凹槽。在硬遮罩層上及在通孔凹槽中形成第一光阻層。蝕刻第一光阻層以在通孔凹槽中形成光阻插塞。蝕刻開口之兩個相對側以移除硬遮罩層之部分，並藉此暴露絕緣層之上部表面的一部分。移除光阻插塞。在通孔凹槽中及在絕緣層之已暴露表面上沉積金屬。圖案化金屬。

Abstract in simplified Chinese: 一种用于制造半导体组件之方法包括在绝缘层之上部表面上沉积硬遮罩层。蚀刻硬遮罩层以在硬遮罩层中形成开口。经由开口在绝缘层中形成通孔凹槽。在硬遮罩层上及在通孔凹槽中形成第一光阻层。蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。蚀刻开口之两个相对侧以移除硬遮罩层之部分，并借此暴露绝缘层之上部表面的一部分。移除光阻插塞。在通孔凹槽中及在绝缘层之已暴露表面上沉积金属。图案化金属。

公开(公告)号：TW201830277A

公开(公告)日：2018-08-16

申请号：TW106129307

申请日：2017-08-29

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 劉如淦 ,  LIU, RU GUN ,  張世明 ,  CHANG, SHIH MING ,  周碩彥 ,  CHOU, SHUO YEN ,  賴建文 ,  LAI, CHIEN WEN ,  趙 增勤 ,  ZHAO, ZENGQIN

IPC: G06F17/50 ,  H01L21/02

Abstract: 一種優化晶圓製程模擬的方法，包括建立用於模擬在晶圓中製造結構的模擬程序。模擬程序包括各自用於模擬複數晶圓製造操作的複數模擬操作，且更包括測試該結構的操作，此操作產生表示結構之品質的結果。每一個模擬操作具有相應之可調整製程參數。上述方法更包括為每一個製程參數指定相應之可工作範圍，以及使用晶圓製程模擬器透過迭代操作來運行模擬程序直到結果達成最佳化。在運行模擬程序的期間，每兩次連續的迭代操作在兩個不同的製程參數的可工作範圍中調整製程參數，或在相同製程參數的可工作範圍中以相反趨勢調整相同製程參數。

Abstract in simplified Chinese: 一种优化晶圆制程仿真的方法，包括创建用于仿真在晶圆中制造结构的仿真进程。仿真进程包括各自用于仿真复数晶圆制造操作的复数仿真操作，且更包括测试该结构的操作，此操作产生表示结构之品质的结果。每一个仿真操作具有相应之可调整制程参数。上述方法更包括为每一个制程参数指定相应之可工作范围，以及使用晶圆制程仿真器透过迭代操作来运行仿真进程直到结果达成最优化。在运行仿真进程的期间，每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整制程参数，或在相同制程参数的可工作范围中以相反趋势调整相同制程参数。

公开(公告)号：TW201919128A

公开(公告)日：2019-05-16

申请号：TW107123688

申请日：2018-07-09

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 黃世鈞 ,  HUANG, SHIH CHUN ,  葉雅雯 ,  YEH, YA WEN ,  沈育佃 ,  SHEN, YU TIEN ,  賴建文 ,  LAI, CHIEN WEN ,  林緯良 ,  LIN, WEI LIANG ,  張雅惠 ,  CHANG, YA HUI ,  嚴永松 ,  YEN, YUNG SUNG ,  林進祥 ,  LIN, CHIN HSIANG ,  劉如淦 ,  LIU, RU GUN

IPC: H01L21/31 ,  H01L21/265

CPC classification number: H01L21/0337 ,  H01L21/0332 ,  H01L21/31056 ,  H01L21/31116 ,  H01L21/32139 ,  H01L21/76843

Abstract: 半導體裝置的製作方法包括形成硬遮罩層於基板上。多層光阻形成於硬遮罩層上。蝕刻多層光阻，形成多個開口於多層光阻中，以露出部份硬遮罩層。依角度方向性地提供離子至多層光阻，使離子主要接觸多層光阻中的開口側壁而非硬遮罩層。在一實施例中，藉由依角度導向的蝕刻離子，可方向性地蝕刻多層光阻，且蝕刻離子主要接觸多層光阻中的開口側壁而非硬遮罩層。在另一實施例中，藉由依角度導向的佈植離子，可方向性地佈植多層光阻，且佈植離子主要接觸多層光阻中的開口側壁而非硬遮罩層。

Abstract in simplified Chinese: 半导体设备的制作方法包括形成硬遮罩层于基板上。多层光阻形成于硬遮罩层上。蚀刻多层光阻，形成多个开口于多层光阻中，以露出部份硬遮罩层。依角度方向性地提供离子至多层光阻，使离子主要接触多层光阻中的开口侧壁而非硬遮罩层。在一实施例中，借由依角度导向的蚀刻离子，可方向性地蚀刻多层光阻，且蚀刻离子主要接触多层光阻中的开口侧壁而非硬遮罩层。在另一实施例中，借由依角度导向的布植离子，可方向性地布植多层光阻，且布植离子主要接触多层光阻中的开口侧壁而非硬遮罩层。