-
公开(公告)号:TW201824372A
公开(公告)日:2018-07-01
申请号:TW106119614
申请日:2017-06-13
Inventor: 曾晉沅 , TSENG, CHIN YUAN , 林緯良 , LIN, WEI LIANG , 陳欣志 , CHEN, HSIN CHIH , 朱熙甯 , JU, SHI NING , 謝艮軒 , HSIEH, KEN HSIEN , 嚴永松 , YEN, YUNG SUNG , 劉如淦 , LIU, RU GUN
IPC: H01L21/28
Abstract: 此處揭露之方法用於圖案化積體電路裝置如鰭狀場效電晶體裝置。例示性的方法包括形成材料層,其包含鰭狀結構的陣列;以及進行鰭狀物切割製程,以移除鰭狀結構的子集。鰭狀結構切割製程包含以切割圖案露出鰭狀結構的子集,並移除露出之鰭狀結構的子集。切割圖案部份地露出鰭狀結構之子集的至少一鰭狀結構。在鰭狀物切割製程為優先切割鰭狀物的製程之實施方式中,材料層為芯層且鰭狀結構為芯。在鰭狀物切割製程為最後切割鰭狀物的製程之實施方式中,材料層為基板(或其材料層)且鰭狀結構為定義於基板(或其材料層)中的鰭狀物。
Abstract in simplified Chinese: 此处揭露之方法用于图案化集成电路设备如鳍状场效应管设备。例示性的方法包括形成材料层,其包含鳍状结构的数组;以及进行鳍状物切割制程,以移除鳍状结构的子集。鳍状结构切割制程包含以切割图案露出鳍状结构的子集,并移除露出之鳍状结构的子集。切割图案部份地露出鳍状结构之子集的至少一鳍状结构。在鳍状物切割制程为优先切割鳍状物的制程之实施方式中,材料层为芯层且鳍状结构为芯。在鳍状物切割制程为最后切割鳍状物的制程之实施方式中,材料层为基板(或其材料层)且鳍状结构为定义于基板(或其材料层)中的鳍状物。
-
公开(公告)号:TWI563554B
公开(公告)日:2016-12-21
申请号:TW104140486
申请日:2015-12-03
Inventor: 嚴永松 , YEN, YUNG SUNG , 李忠儒 , LEE, CHUNG JU , 陳俊光 , CHEN, CHUN KUANG , 吳佳典 , WU, CHIA TIEN , 游大慶 , YU, TA CHING , 陳桂順 , CHEN, KUEI SHUN , 劉如淦 , LIU, RU GUN , 眭曉林 , SHUE, SHAU LIN , 高蔡勝 , GAU, TSAI SHENG , 吳永旭 , WU, YUNG HSU
IPC: H01L21/302 , H01L21/308 , H01L21/3065 , H01L21/311 , H01L29/49
CPC classification number: H01L21/31144 , H01L21/0337 , H01L21/32139 , H01L21/76816 , H01L21/823481 , H01L21/823878
-
公开(公告)号:TW201614768A
公开(公告)日:2016-04-16
申请号:TW104115418
申请日:2015-05-14
Inventor: 吳永旭 , WU, YUNGHSU , 蔡政勳 , TSAI, CHENGHSIUNG , 張鈺聲 , CHANG, YUSHENG , 吳佳典 , WU, CHIATIEN , 李忠儒 , LEE, CHUNGJU , 嚴永松 , YEN, YUNGSUNG , 陳俊光 , CHEN, CHUNKUANG , 包天一 , BAO, TIENI , 劉如淦 , LIU, RUGUN , 眭曉林 , SHUE, SHAULIN
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L21/76877 , H01L21/02115 , H01L21/02186 , H01L21/0228 , H01L21/31144 , H01L21/76802 , H01L21/76808 , H01L21/76811 , H01L21/76816 , H01L23/5283 , H01L2221/1063
Abstract: 一種製作半導體元件的方法,包含提供具有介電層於其上的基底,且介電層上具有複數個溝槽。接著,定義具有複數個開孔的貫通孔圖案於基底上,形成阻隔材料層在至少一個溝槽的側壁上,在介電層上用貫通孔圖案及阻隔材料層當作遮罩元件進行蝕刻以得到貫通孔。
Abstract in simplified Chinese: 一种制作半导体组件的方法,包含提供具有介电层于其上的基底,且介电层上具有复数个沟槽。接着,定义具有复数个开孔的贯通孔图案于基底上,形成阻隔材料层在至少一个沟槽的侧壁上,在介电层上用贯通孔图案及阻隔材料层当作遮罩组件进行蚀刻以得到贯通孔。
-
公开(公告)号:TW201824342A
公开(公告)日:2018-07-01
申请号:TW106123789
申请日:2017-07-17
Inventor: 沈育佃 , SHEN, YU TIEN , 林緯良 , LIN, WEI LIANG , 張雅惠 , CHANG, YA HUI , 嚴永松 , YEN, YUNG SUNG , 洪繼正 , HUNG, CHI CHENG , 王建惟 , WANG, CHIEN WEI , 劉如淦 , LIU, RU GUN , 陳燕銘 , CHEN, YEN MING , 林進祥 , LIN, CHIN HSIANG , 陳桂順 , CHEN, KUEI SHUN , 龍元祥 , LUNG, YUAN HSIANG , 丁致遠 , TING, CHIH YUAN , 張慶裕 , CHANG, CHING YU
IPC: H01L21/027 , H01L21/304
Abstract: 一種半導體製造方法,包括:提供基板,且於基板上提供圖案層;於圖案層中形成孔洞;沿著第一方向施加第一定向蝕刻至孔洞之內側壁;以及沿著第二方向施加第二定向蝕刻至孔洞之內側壁,其中第二方向與第一方向不同。
Abstract in simplified Chinese: 一种半导体制造方法,包括:提供基板,且于基板上提供图案层;于图案层中形成孔洞;沿着第一方向施加第一定向蚀刻至孔洞之内侧壁;以及沿着第二方向施加第二定向蚀刻至孔洞之内侧壁,其中第二方向与第一方向不同。
-
公开(公告)号:TW201735111A
公开(公告)日:2017-10-01
申请号:TW105142914
申请日:2016-12-23
Inventor: 嚴永松 , YEN, YUNG SUNG , 劉如淦 , LIU, RU GUN , 黃介志 , HUANG, CHIEH CHIH
IPC: H01L21/027
CPC classification number: H01L21/2633 , H01L21/76802 , H01L21/76816 , H01L21/76829
Abstract: 半導體裝置的形成方法,包括:沿著第一方向形成硬遮罩芯於材料層上,沿著硬遮罩芯之側壁形成第一間隔物;沿著第一間隔物之側壁形成第二間隔物;以及形成圖案化光阻層於硬遮罩芯、第一間隔物、與第二間隔物上,圖案化光阻層具有第一線狀開口露出硬遮罩芯的第一部份、第一間隔物的第一部份、與第二間隔物的第一部份;此方法亦包括經由第一線狀開口移除第一間隔物的第一部份,以露出材料層的第一部份;以及以露出硬遮罩芯的第一部份與第二間隔物的第一部份作為次蝕刻遮罩,蝕刻材料層的第一部份,以形成第一開口於材料層中。
Abstract in simplified Chinese: 半导体设备的形成方法,包括:沿着第一方向形成硬遮罩芯于材料层上,沿着硬遮罩芯之侧壁形成第一间隔物;沿着第一间隔物之侧壁形成第二间隔物;以及形成图案化光阻层于硬遮罩芯、第一间隔物、与第二间隔物上,图案化光阻层具有第一线状开口露出硬遮罩芯的第一部份、第一间隔物的第一部份、与第二间隔物的第一部份;此方法亦包括经由第一线状开口移除第一间隔物的第一部份,以露出材料层的第一部份;以及以露出硬遮罩芯的第一部份与第二间隔物的第一部份作为次蚀刻遮罩,蚀刻材料层的第一部份,以形成第一开口于材料层中。
-
公开(公告)号:TW201919128A
公开(公告)日:2019-05-16
申请号:TW107123688
申请日:2018-07-09
Inventor: 黃世鈞 , HUANG, SHIH CHUN , 葉雅雯 , YEH, YA WEN , 沈育佃 , SHEN, YU TIEN , 賴建文 , LAI, CHIEN WEN , 林緯良 , LIN, WEI LIANG , 張雅惠 , CHANG, YA HUI , 嚴永松 , YEN, YUNG SUNG , 林進祥 , LIN, CHIN HSIANG , 劉如淦 , LIU, RU GUN
IPC: H01L21/31 , H01L21/265
CPC classification number: H01L21/0337 , H01L21/0332 , H01L21/31056 , H01L21/31116 , H01L21/32139 , H01L21/76843
Abstract: 半導體裝置的製作方法包括形成硬遮罩層於基板上。多層光阻形成於硬遮罩層上。蝕刻多層光阻,形成多個開口於多層光阻中,以露出部份硬遮罩層。依角度方向性地提供離子至多層光阻,使離子主要接觸多層光阻中的開口側壁而非硬遮罩層。在一實施例中,藉由依角度導向的蝕刻離子,可方向性地蝕刻多層光阻,且蝕刻離子主要接觸多層光阻中的開口側壁而非硬遮罩層。在另一實施例中,藉由依角度導向的佈植離子,可方向性地佈植多層光阻,且佈植離子主要接觸多層光阻中的開口側壁而非硬遮罩層。
Abstract in simplified Chinese: 半导体设备的制作方法包括形成硬遮罩层于基板上。多层光阻形成于硬遮罩层上。蚀刻多层光阻,形成多个开口于多层光阻中,以露出部份硬遮罩层。依角度方向性地提供离子至多层光阻,使离子主要接触多层光阻中的开口侧壁而非硬遮罩层。在一实施例中,借由依角度导向的蚀刻离子,可方向性地蚀刻多层光阻,且蚀刻离子主要接触多层光阻中的开口侧壁而非硬遮罩层。在另一实施例中,借由依角度导向的布植离子,可方向性地布植多层光阻,且布植离子主要接触多层光阻中的开口侧壁而非硬遮罩层。
-
公开(公告)号:TW201801164A
公开(公告)日:2018-01-01
申请号:TW105143315
申请日:2016-12-27
Inventor: 嚴永松 , YEN, YUNG SUNG , 劉如淦 , LIU, RU GUN , 林緯良 , LIN, WEI LIANG , 陳欣志 , CHEN, HSIN CHIH
IPC: H01L21/302
CPC classification number: H01L21/31055 , H01L21/76229 , H01L21/823431 , H01L21/823481
Abstract: 本發明實施例係關於製造半導體元件的方法。此方法包括形成第一可流動材料層於基板之上。第一區域中第一可流動材料層之上表面高於第二區域中第一可流動材料層之上表面。此方法亦包括在第一區域中形成犧牲插塞以覆蓋第一可流動材料層,在第一區域中犧牲插塞之上及第二區域中第一可流動材料層之上形成第二可流動材料層。執行第一下凹製程以致第一區域中之第二可流動材料層被移除。執行第二下凹製程於第二區域中之第二可流動材料層,此時第一可流動材料層被第一區域之犧牲插塞保護。
Abstract in simplified Chinese: 本发明实施例系关于制造半导体组件的方法。此方法包括形成第一可流动材料层于基板之上。第一区域中第一可流动材料层之上表面高于第二区域中第一可流动材料层之上表面。此方法亦包括在第一区域中形成牺牲插塞以覆盖第一可流动材料层,在第一区域中牺牲插塞之上及第二区域中第一可流动材料层之上形成第二可流动材料层。运行第一下凹制程以致第一区域中之第二可流动材料层被移除。运行第二下凹制程于第二区域中之第二可流动材料层,此时第一可流动材料层被第一区域之牺牲插塞保护。
-
公开(公告)号:TWI581333B
公开(公告)日:2017-05-01
申请号:TW104142714
申请日:2015-12-18
Inventor: 嚴永松 , YEN, YUNG SUNG , 陳俊光 , CHEN, CHUN KUANG , 高克斌 , KAO, KO BIN , 謝艮軒 , HSIEH, KEN HSIEN , 劉如淦 , LIU, RU GUN
IPC: H01L21/311 , H01L21/768 , H01L21/31 , H01L21/308
CPC classification number: H01L21/0274 , H01L21/0228 , H01L21/0273 , H01L21/0337 , H01L21/31144 , H01L21/76802 , H01L21/76816 , H01L21/76877
-
公开(公告)号:TW201715684A
公开(公告)日:2017-05-01
申请号:TW105133837
申请日:2016-10-20
Inventor: 彭士瑋 , PENG, SHIH WEI , 曾健庭 , TZENG, JIANN TYNG , 陳志良 , CHEN, CHIH LIANG , 賴志明 , LAI, CHIH MING , 蕭錦濤 , SIO, KAM TOU , 嚴永松 , YEN, YUNG SUNG , 陳俊光 , CHEN, CHUN KUANG , 劉如淦 , LIU, RU GUN , 楊 超源 , YOUNG, CHARLES CHEW-YUEN
IPC: H01L23/52
CPC classification number: H01L23/5286 , H01L21/76816 , H01L21/76892 , H01L23/5226 , H01L23/528 , H01L28/00
Abstract: 本發明實施例提供一種具有雙電源軌結構的積體晶片。積體晶片包括第一金屬內連線層,具有以第一方向延伸的第一下方金屬線。第二金屬內連線層,包括連接引腳,藉由第一介層孔層耦接至第一下方金屬線且以第二方向延伸於第一下方金屬線上方,第二方向垂直於第一方向。第三金屬內連線層,包括上方金屬線,以第一方向延伸於第一下方金屬線和連接引腳上方。上方金屬線藉由第二介層孔層耦接至連接引腳,第二介層孔層係配置位於第一介層孔層上方。藉由下方金屬佈線和上方金屬佈線減小連接至連接引腳的電流密度,從而減小電致遷移及/或壓降問題。
Abstract in simplified Chinese: 本发明实施例提供一种具有双电源轨结构的积体芯片。积体芯片包括第一金属内连接层,具有以第一方向延伸的第一下方金属线。第二金属内连接层,包括连接引脚,借由第一介层孔层耦接至第一下方金属线且以第二方向延伸于第一下方金属在线方,第二方向垂直于第一方向。第三金属内连接层,包括上方金属线,以第一方向延伸于第一下方金属线和连接引脚上方。上方金属线借由第二介层孔层耦接至连接引脚,第二介层孔层系配置位于第一介层孔层上方。借由下方金属布线和上方金属布线减小连接至连接引脚的电流密度,从而减小电致迁移及/或压降问题。
-
公开(公告)号:TWI638428B
公开(公告)日:2018-10-11
申请号:TW105142912
申请日:2016-12-23
Inventor: 賴瑞堯 , LAI, JUI YAO , 陳盈燕 , CHEN, YING YAN , 陳燕銘 , CHEN, YEN MING , 楊 世海 , YEONG, SAI-HOOI , 嚴永松 , YEN, YUNG SUNG , 劉如淦 , LIU, RU GUN
IPC: H01L21/8234 , H01L23/535 , H01L29/06 , H01L29/423 , H01L29/66
-
-
-
-
-
-
-
-
-