利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

684 条记录 (耗时 0.028 秒)

    半導體記憶裝置
    2.
    发明专利
    半導體記憶裝置 审中-公开
    半导体记忆设备

    公开(公告)号：TW202027252A

    公开(公告)日：2020-07-16

    申请号：TW108132555

    申请日：2019-09-10

    申请人： 日商東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

    发明人： 荒井史隆 ,  ARAI, FUMITAKA ,  細谷啓司 ,  HOSOTANI, KEIJI ,  百百信幸 ,  MOMO, NOBUYUKI

    IPC分类号： H01L27/105 ,  G11C7/18

    摘要： 本發明之實施形態提供一種可減少消耗電力之半導體記憶裝置。 實施形態之半導體記憶裝置包含：第1配線BL；第2配線SL；第3配線SG；第4配線WL；第5配線TG；半導體層46，其一端位於第4配線與第5配線之間，另一端連接於第1配線；記憶胞MC；導電層，其一端連接於第2配線，另一端連接於半導體層；第1絕緣層45，其以延伸存在於第3配線與半導體層之間、第4配線與半導體層之間、及第5配線與導電層之間之方式設置；氧化物半導體層44，其以延伸存在於第4配線與第1絕緣層之間、及第5配線與第1絕緣層之間之方式設置；以及第2絕緣層43，其以延伸存在於第4配線與氧化物半導體層之間、及第5配線與氧化物半導體層之間之方式設置。

    简体摘要： 本发明之实施形态提供一种可减少消耗电力之半导体记忆设备。 实施形态之半导体记忆设备包含：第1配线BL；第2配线SL；第3配线SG；第4配线WL；第5配线TG；半导体层46，其一端位于第4配线与第5配线之间，另一端连接于第1配线；记忆胞MC；导电层，其一端连接于第2配线，另一端连接于半导体层；第1绝缘层45，其以延伸存在于第3配线与半导体层之间、第4配线与半导体层之间、及第5配线与导电层之间之方式设置；氧化物半导体层44，其以延伸存在于第4配线与第1绝缘层之间、及第5配线与第1绝缘层之间之方式设置；以及第2绝缘层43，其以延伸存在于第4配线与氧化物半导体层之间、及第5配线与氧化物半导体层之间之方式设置。

    半導體記憶裝置
    5.
    发明专利
    半導體記憶裝置 审中-公开
    半导体记忆设备

    公开(公告)号：TW202018912A

    公开(公告)日：2020-05-16

    申请号：TW108126241

    申请日：2015-02-06

    申请人： 日商東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

    发明人： 福住嘉晃 ,  FUKUZUMI, YOSHIAKI ,  荒井伸也 ,  ARAI, SHINYA ,  十大毅 ,  TSUJI, MASAKI ,  青地英明 ,  AOCHI, HIDEAKI ,  田中啓安 ,  TANAKA, HIROYASU

    IPC分类号： H01L27/105

    摘要： 本發明之半導體記憶裝置包括：連接構件，其包含半導體材料；第1電極膜，其設置於連接構件之至少上方；第1絕緣膜，其設置於第1電極膜上；積層體，其設置於第1絕緣膜上，且係由第2電極膜及第2絕緣膜交替積層而成；3根以上之半導體柱，其等沿互不相同之2個以上之方向排列，且於第2電極膜及第2絕緣膜之積層方向延伸，貫通積層體及第1絕緣膜而連接於連接構件；第3絕緣膜，其設置於半導體柱與積層體之間、以及連接構件與第1電極膜之間；及電荷儲存層，其設置於第3絕緣膜中之至少第2電極膜與半導體柱之間。

    简体摘要： 本发明之半导体记忆设备包括：连接构件，其包含半导体材料；第1电极膜，其设置于连接构件之至少上方；第1绝缘膜，其设置于第1电极膜上；积层体，其设置于第1绝缘膜上，且系由第2电极膜及第2绝缘膜交替积层而成；3根以上之半导体柱，其等沿互不相同之2个以上之方向排列，且于第2电极膜及第2绝缘膜之积层方向延伸，贯通积层体及第1绝缘膜而连接于连接构件；第3绝缘膜，其设置于半导体柱与积层体之间、以及连接构件与第1电极膜之间；及电荷存储层，其设置于第3绝缘膜中之至少第2电极膜与半导体柱之间。

    鐵電記憶體及其製造方法
    6.
    发明专利
    鐵電記憶體及其製造方法 审中-公开
    铁电内存及其制造方法

    公开(公告)号：TW202018872A

    公开(公告)日：2020-05-16

    申请号：TW107140212

    申请日：2018-11-13

    申请人： 財團法人工業技術研究院 ,  INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE

    发明人： 王志耀 ,  WANG, CHIH YAO ,  李亨元 ,  LEE, HENG YUAN ,  葉伯淳 ,  YEH, PO CHUN ,  林雨德 ,  LIN, YU DE ,  徐建華 ,  HSU, CHIEN HUA

    IPC分类号： H01L21/8246 ,  H01L27/105 ,  H01L27/11517 ,  G11C11/22

    摘要： 一種鐵電記憶體，包括有一基板，並於該基板上形成一或多個溝槽，該溝槽的表面上設置有一第一導電層與一第二導電層及位於該第一導電層與該第二導電層間的一鐵電薄膜層，該第二導電層上堆疊有一第一填充材料層、一第二填充材料層及一第三填充材料層，該第二填充材料層的熱膨脹係數大於第一填充材料層與第三填充材料層的熱膨脹係數；及該鐵電薄膜層經過熱處理形成結晶態時，利用該第一填充材料層、該第二填充材料層及該第三填充材料層遇熱處理膨脹特性而對鐵電薄膜層施加一壓縮應力。本發明另提供一種鐵電記憶體之製造方法。

    简体摘要： 一种铁电内存，包括有一基板，并于该基板上形成一或多个沟槽，该沟槽的表面上设置有一第一导电层与一第二导电层及位于该第一导电层与该第二导电层间的一铁电薄膜层，该第二导电层上堆栈有一第一填充材料层、一第二填充材料层及一第三填充材料层，该第二填充材料层的热膨胀系数大于第一填充材料层与第三填充材料层的热膨胀系数；及该铁电薄膜层经过热处理形成结晶态时，利用该第一填充材料层、该第二填充材料层及该第三填充材料层遇热处理膨胀特性而对铁电薄膜层施加一压缩应力。本发明另提供一种铁电内存之制造方法。