鎖頻迴路電路及半導體積體電路
    3.
    发明专利
    鎖頻迴路電路及半導體積體電路 审中-公开
    锁频回路电路及半导体集成电路

    公开(公告)号:TW201507361A

    公开(公告)日:2015-02-16

    申请号:TW103112845

    申请日:2014-04-08

    IPC分类号: H03L7/08

    摘要: 提供減低確定性抖動之鎖頻迴路電路及搭載其的半導體積體電路。 FLL電路(112)係具有產生時脈的數位控制振盪器(140),與產生控制時脈的振盪頻率之頻率控制碼的FLL控制器(120)。FLL控制器(120)係具有使用第1及第2臨限值,比較藉由數位控制振盪器(140)所產生之時脈的頻率與冪乘之參照時脈的頻率的頻率比較部(121),與以依據該比較結果,藉由數位控制振盪器(140)所產生之時脈的頻率成為冪乘之參照時脈的頻率之方式產生頻率控制碼的延遲碼控制器(123)。數位控制振盪器(140)係藉由頻率控制碼,調整產生時脈的頻率。

    简体摘要: 提供减低确定性抖动之锁频回路电路及搭载其的半导体集成电路。 FLL电路(112)系具有产生时脉的数码控制振荡器(140),与产生控制时脉的振荡频率之频率控制码的FLL控制器(120)。FLL控制器(120)系具有使用第1及第2临限值,比较借由数码控制振荡器(140)所产生之时脉的频率与幂乘之参照时脉的频率的频率比较部(121),与以依据该比较结果,借由数码控制振荡器(140)所产生之时脉的频率成为幂乘之参照时脉的频率之方式产生频率控制码的延迟码控制器(123)。数码控制振荡器(140)系借由频率控制码,调整产生时脉的频率。

    半導體裝置
    4.
    发明专利
    半導體裝置 审中-公开
    半导体设备

    公开(公告)号:TW201342807A

    公开(公告)日:2013-10-16

    申请号:TW101147529

    申请日:2012-12-14

    IPC分类号: H03K5/14

    摘要: 設於半導體裝置(1)中的介面電路(5),根據時脈信號(CK)對外部記憶裝置(2)供給動作時脈,並從外部記憶裝置(2)接收資料信號(DQ)及閃控信號(DQS)。介面電路(5),包含使接收的閃控信號(DQS)延遲的延遲電路(25)。延遲電路(25),包含第1調整電路(26),及與第1調整電路(26)串聯連接的第2調整電路(27)。第1調整電路(26),可對該閃控信號(DQS)的延遲量進行對應該時脈信號(CK)的設定頻率之複數階段的調整。第2調整電路(27),可以比第1調整電路(26)更細的精度調整閃控信號(DQS)的延遲量。

    简体摘要: 设于半导体设备(1)中的界面电路(5),根据时脉信号(CK)对外部记忆设备(2)供给动作时脉,并从外部记忆设备(2)接收数据信号(DQ)及闪控信号(DQS)。界面电路(5),包含使接收的闪控信号(DQS)延迟的延迟电路(25)。延迟电路(25),包含第1调整电路(26),及与第1调整电路(26)串联连接的第2调整电路(27)。第1调整电路(26),可对该闪控信号(DQS)的延迟量进行对应该时脉信号(CK)的设置频率之复数阶段的调整。第2调整电路(27),可以比第1调整电路(26)更细的精度调整闪控信号(DQS)的延迟量。