半導體晶片
    1.
    发明专利
    半導體晶片 审中-公开
    半导体芯片

    公开(公告)号:TW201820190A

    公开(公告)日:2018-06-01

    申请号:TW107106380

    申请日:2008-03-05

    Abstract: 揭露一種用以定義於積體電路設計中所使用之多重圖形化元件佈局之方法。用於元件層次之佈局係按照動態陣列結構加以定義,以期包括若干佈局特徵部。此若干佈局特徵部係線形且具有共同位向的。元件層次之佈局係分割成元件層次用之若干次佈局。於佈局中的此若干佈局特徵部中之每一個,係分配至此若干次佈局中之任一個。又,佈局係以使每一次佈局均可獨立製作的方式加以分割。元件層次用之次佈局係儲存於電腦可讀媒體上。

    Abstract in simplified Chinese: 揭露一种用以定义于集成电路设计中所使用之多重图形化组件布局之方法。用于组件层次之布局系按照动态数组结构加以定义,以期包括若干布局特征部。此若干布局特征部系线形且具有共同位向的。组件层次之布局系分割成组件层次用之若干次布局。于布局中的此若干布局特征部中之每一个,系分配至此若干次布局中之任一个。又,布局系以使每一次布局均可独立制作的方式加以分割。组件层次用之次布局系存储于电脑可读媒体上。

    積體電路中採用之自對準局部互連線用之方法、結構與設計
    2.
    发明专利
    積體電路中採用之自對準局部互連線用之方法、結構與設計 审中-公开
    集成电路中采用之自对准局部互连接用之方法、结构与设计

    公开(公告)号:TW201814835A

    公开(公告)日:2018-04-16

    申请号:TW106145373

    申请日:2008-10-24

    Abstract: 提供自對準局部互連線的方法、結構與設計。此方法包括於一基板中設計不同擴散區。複數個閘極中的若干個係設計為有效閘極,而複數個閘極中的若干個係設計為於隔絕區上形成。此方法包括沿著相同方向以規則且重複的排列方式設計複數個閘極,且此複數個閘極中的每一個係設計為具有介電間隔部。此方法也包括於複數個閘極之間或毗鄰複數個閘極而設計一局部互連層。此局部互連層有導電性且設置於基板上以允許與有效閘極之若干擴散區的電性接觸或互連。藉由此複數個閘極的介電間隔部而使此局部互連層自我對準。

    Abstract in simplified Chinese: 提供自对准局部互连接的方法、结构与设计。此方法包括于一基板中设计不同扩散区。复数个闸极中的若干个系设计为有效闸极,而复数个闸极中的若干个系设计为于隔绝区上形成。此方法包括沿着相同方向以守则且重复的排列方式设计复数个闸极,且此复数个闸极中的每一个系设计为具有介电间隔部。此方法也包括于复数个闸极之间或毗邻复数个闸极而设计一局部互连层。此局部互连层有导电性且设置于基板上以允许与有效闸极之若干扩散区的电性接触或互连。借由此复数个闸极的介电间隔部而使此局部互连层自我对准。

    積體電路中採用之自對準局部互連線用之方法、結構與設計
    7.
    发明专利
    積體電路中採用之自對準局部互連線用之方法、結構與設計 审中-公开
    集成电路中采用之自对准局部互连接用之方法、结构与设计

    公开(公告)号:TW201733011A

    公开(公告)日:2017-09-16

    申请号:TW106120372

    申请日:2008-10-24

    Abstract: 提供自對準局部互連線的方法、結構與設計。此方法包括於一基板中設計不同擴散區。複數個閘極中的若干個係設計為有效閘極,而複數個閘極中的若干個係設計為於隔絕區上形成。此方法包括沿著相同方向以規則且重複的排列方式設計複數個閘極,且此複數個閘極中的每一個係設計為具有介電間隔部。此方法也包括於複數個閘極之間或毗鄰複數個閘極而設計一局部互連層。此局部互連層有導電性且設置於基板上以允許與有效閘極之若干擴散區的電性接觸或互連。藉由此複數個閘極的介電間隔部而使此局部互連層自我對準。

    Abstract in simplified Chinese: 提供自对准局部互连接的方法、结构与设计。此方法包括于一基板中设计不同扩散区。复数个闸极中的若干个系设计为有效闸极,而复数个闸极中的若干个系设计为于隔绝区上形成。此方法包括沿着相同方向以守则且重复的排列方式设计复数个闸极,且此复数个闸极中的每一个系设计为具有介电间隔部。此方法也包括于复数个闸极之间或毗邻复数个闸极而设计一局部互连层。此局部互连层有导电性且设置于基板上以允许与有效闸极之若干扩散区的电性接触或互连。借由此复数个闸极的介电间隔部而使此局部互连层自我对准。

    多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
    8.
    发明专利
    多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組 审中-公开
    多重图形化用之布局定义、组件库产生、及集成电路设计之方法和光罩组

    公开(公告)号:TW201705027A

    公开(公告)日:2017-02-01

    申请号:TW105134891

    申请日:2008-03-05

    Abstract: 揭露一種用以定義於積體電路設計中所使用之多重圖形化元件佈局之方法。用於元件層次之佈局係按照動態陣列結構加以定義,以期包括若干佈局特徵部。此若干佈局特徵部係線形且具有共同位向的。元件層次之佈局係分割成元件層次用之若干次佈局。於佈局中的此若干佈局特徵部中之每一個,係分配至此若干次佈局中之任一個。又,佈局係以使每一次佈局均可獨立製作的方式加以分割。元件層次用之次佈局係儲存於電腦可讀媒體上。

    Abstract in simplified Chinese: 揭露一种用以定义于集成电路设计中所使用之多重图形化组件布局之方法。用于组件层次之布局系按照动态数组结构加以定义,以期包括若干布局特征部。此若干布局特征部系线形且具有共同位向的。组件层次之布局系分割成组件层次用之若干次布局。于布局中的此若干布局特征部中之每一个,系分配至此若干次布局中之任一个。又,布局系以使每一次布局均可独立制作的方式加以分割。组件层次用之次布局系存储于电脑可读媒体上。

    半導體裝置的元件電路
    10.
    发明专利
    半導體裝置的元件電路 审中-公开
    半导体设备的组件电路

    公开(公告)号:TW201717355A

    公开(公告)日:2017-05-16

    申请号:TW106104453

    申请日:2013-01-14

    Abstract: 一第一電晶體具有在在一第一擴散鰭部之內的源極及汲極區域。該第一擴散鰭部自一基板的一表面突出。該第一擴散鰭部自該第一擴散鰭部的一第一端部至一第二端部在一第一方向上縱向延伸。一第二電晶體具有在一第二擴散鰭部之內的源極及汲極區域。該第二擴散鰭部自該基板的該表面突出。該第二擴散鰭部自該第二擴散鰭部的一第一端部至一第二端部在該第一方向上縱向延伸。該第二擴散鰭部配置成與該第一擴散鰭部緊鄰且分隔開。該第二擴散鰭部的該第一端部或該第二端部至少其中一者係配置於該第一方向上介於該第一擴散鰭部的該第一端部和該第二端部之間。

    Abstract in simplified Chinese: 一第一晶体管具有在在一第一扩散鳍部之内的源极及汲极区域。该第一扩散鳍部自一基板的一表面突出。该第一扩散鳍部自该第一扩散鳍部的一第一端部至一第二端部在一第一方向上纵向延伸。一第二晶体管具有在一第二扩散鳍部之内的源极及汲极区域。该第二扩散鳍部自该基板的该表面突出。该第二扩散鳍部自该第二扩散鳍部的一第一端部至一第二端部在该第一方向上纵向延伸。该第二扩散鳍部配置成与该第一扩散鳍部紧邻且分隔开。该第二扩散鳍部的该第一端部或该第二端部至少其中一者系配置于该第一方向上介于该第一扩散鳍部的该第一端部和该第二端部之间。

Patent Agency Ranking